Chip123 科技應用創新平台

標題: FPGA 到底為什麼一直沒辦法成為主流? [打印本頁]

作者: chip123 時間: 2007-11-11 10:00 AM
標題: FPGA 到底為什麼一直沒辦法成為主流?
雖然可能要先定義出何謂"主流"?! 但聽說現在 FPGA 已經便宜了囉!? :o
小量打樣時，FPGA 是主流? 而且，聽說作FPGA的專業人才應該有7~8萬的身價?!

作者: DennyT 時間: 2007-11-11 10:19 AM
SRAM base的FPGA耗電流太高了, flash base的gate count又太少. 單價太高只適合少量出貨的系統: 儀器, 工業軍事用板卡, 通訊局端設備等.

使用者端的手持設備就別想了: 量大, cost sensitive, 電池供電要求低耗電長待機...通通打到FPGA的弱點...

作者: tommywgt 時間: 2007-11-12 03:37 PM
標題: FPGA的大量應用在哪?
如題, 應該有有些大量使用的場合才是

當然, 相較於消費性市場的產品而言, 量還是小了點, 有誰知道哪些應用量大的產品嗎?

作者: DennyT 時間: 2007-11-12 10:53 PM
1. 規格不停修改, 三天兩頭改一下. (RFID reader? 現在好像什麼市場都會這樣..

)
2. 或是 performance 一直追高, 有事沒事就要把頻寬加倍 (CPU? Wireless?).
3. 單價高, 利潤高的系統, 元件貴一點還承受得了.
4. User相對規模較小, 無法承受單獨開發光罩的成本, 使用面卻又需要先進製程的high performance. (儀器?)
5. 工業自動控制, 同樣板卡, 可以重新program用於各種自動化機器, 簡化機電控制硬體開發成本. 汽車ECU同理.
但是人命關天的系統就又多了reliability的要求, SRAM base FPGA又很難pass這一關.

反正FPGA最大優點就是硬體功能可以不停修改 (換boot-ROM就改好了), 成本問題需要能"容忍"如此單價的應用系統. 目前單價貴銷售量又大的終端產品只剩汽車了. 所以Cypress的flash base FPGA幾乎都附上AD/ DA藉以連接各種車用sensor, 想盡辦法打入車用供應鏈.

作者: tommywgt 時間: 2007-11-13 05:33 PM
大大說的沒錯

對於 "reliability的要求, SRAM base FPGA又很難pass這一關"
這句話我倒是有點意見, 如果太空梭, 登陸艇都能用的話, 這句話應該是不成立的
最近Actel一直在強調這一點, 聽來聽去就覺得很奇怪說...

作者: DennyT 時間: 2007-11-15 02:03 PM
除非商用SRAM cell再也不會soft error (cause by energized partical 放射性粒子, 也就是alpha/ beta/ gamma射線),
再則一般ECC是用在user data bit上, FPGA routing用的configuration bit是沒有ECC的, 就算有, 是多久會check一次?
LUT ECC時會加耗多少功率 (一般FPGA燒錄時功耗驚人), 系統電源設計時是否需要保留該餘裕?

軍用系統或Aero space航空器要符合MIL spec, 很多時候系統本身就有redundancy, 如兩套電源, 兩套系統, 隨時可
online hot swap, 甚至運算時都是兩套系統同時計算, 即時比較結果, 不一致馬上打回重算. 這種系統就算用了FPGA
發生軟錯誤, 也可從備援1~備援n的平行系統得到正解. 更何況軍用SRAM base FPGA通常採用特殊製程的radiation-hardened
FPGA devices, 其成本也是非一般人能承受的.

至於FPGA SER (Soft Error Rate) 有多大機率, 可以看看這篇papper: "An Analytical Approach for Soft Errot Rate Estimation of SRAM-Based FPGAs"
http://klabs.org/mapld04/papers/p/p221_asadi_p.pdf

作者: tommywgt 時間: 2007-11-17 04:54 PM
8 頁的PAPER, 有空再好好看看, 感謝大大的分享
對於大大所說的, redundancy的確是目前設計用的方法

如果就以 "放射性粒子" 對FPGA所造成的錯誤這點, 我很好奇在地球上 (非太空區域), 在平時什麼場合或情況會發生??? 大大有研究嗎?

感謝大大分享!!!

作者: DennyT 時間: 2007-11-17 05:33 PM
標題: SRAM尺寸縮小的隱患：軟錯誤
上網時間:2002年03月30日 http://www.esmchina.com/ART_8800 ... 5_4300_69d365f2.HTM

隨著記憶體積體電路朝著更小的尺寸的發展，且越來越多的被用於網路設備市場中，靜態隨機記憶體(SRAM)器件出現錯誤的頻率越來越高。同以前DRAM製造商所曾遇到過的困難一樣，SER (軟錯誤率)正成為40億美元SRAM行業越來越顯著、越來越麻煩的問題。

軟錯誤是一個自然現象。一個軟錯誤就是一次失敗的運算，由阿爾法粒子或宇宙射線引起。這一錯誤是隨機的，它不會損壞或燒毀晶片。Semico研究公司分析員Bob Merritt指出這一現象是由兩個原子碰撞引起的脈衝能量沿一個確定的路徑衰減直到消失。Merritt說：“如果那個路徑碰巧發生在半導體取單元中存儲資料的時空點，這個能量將導致電路在錯誤的方向讀或寫。”

在個人電腦或手機(占2001年SRAM銷售額的50%)中出現一個軟錯誤，用戶通常都察覺不到。然而如果這樣的誤操作出現在網路設備中(占2001年SRAM市場約24％)，就會同資金轉帳一樣，發送資訊包到錯誤的位址。

向0.13微米工藝技術過渡使得SRAM軟錯誤率更高。Merritt指出：“隨著光刻技術越來越小，引入了軟錯誤。當空間變得越來越小，工藝中斷和資料混淆也越來越容易發生。”其他發展趨勢也使得軟錯誤率增大。例如，低電壓技術將減少電容容量並增加存儲單元對於阿爾法粒子和宇宙射線的敏感性；更快的時鐘頻率會給粒子更多機會中斷讀或寫命令；更高的密度也使得設計者可能沒有包括足夠的錯誤校正或奇偶校驗位。

IBM公司微電子會員和技術主管Russ Lange指出軟錯誤率也取決於海拔高度。IBM公司發現在海平面上10,000英尺測試的SRAM軟錯誤率值比在海平面上測得的高14倍，主要原因是受到更高的宇宙射線照射。

Lange表示，儘管阿爾法粒子粒子能夠通過改進封裝進行控制，但即使在晶片上封裝一層塑膠，宇宙射線仍不可能完全封閉。他說：“這是個無法改變的事實。”

在問到為什麼不能用DRAM取代SRAM時，Lange說，DRAM由於是基於溝道技術的，因此很大程度上不受軟錯誤的影響，但這意味著對存取速率的折衷。而在一些應用中，採用SRAM並構建錯誤校正代碼可能是個更好的選擇。因為SRAM軟錯誤不是每天發生的事情。MoSys公司副總裁和知識產權主管Mark Eric-Jones指出典型的軟錯誤為1,000 FIT，這表示一個器件每隔144年失效一次。

Eric-Jones說道：“不幸的是，在0.13微米工藝技術中我們發現一些存儲技術的錯誤率高達每百萬位元10,000或100,000 FIT。這使得一個單獨器件中錯誤出現頻率降到幾個月或幾個星期一次。”

解決方案

Eric-Jones指出MoSys公司已開發出一種錯誤校正技術，它可以減小單個電晶體SRAM的軟錯誤而不需要更多晶片面積。採用該技術和配套的透明錯誤校正，可以在0.13微米線寬工藝保持1,000 FIT軟錯誤率。

富士通公司和日本東芝公司則表示，快速週期記憶體是另一解決辦法。它可以提供低等待時間和低錯誤率。

賽普拉斯(Cypress)半導體公司則通過製造工藝、封裝和晶片層次的整體改進來減少靜態隨機記憶體的軟錯誤。該公司高級品質管制Sabbas Daniel指出他們在發佈新產品之前會進行加速軟錯誤率檢測，通過在晶片附近放置放射源，能夠加速通常條件下觀測到的錯誤率。賽普拉斯公司的目標為每個產品軟錯誤率200 FIT，並願同客戶分享資料。Daniel說：“根據應用和危險程度不同，當客戶覺得比率太高時，可以選擇使用錯誤校正代碼。

IBM公司向客戶提供指南和軟錯誤率模型，用於培訓設計者並幫助他們決定哪種折衷(例如包含錯誤校正代碼)更好地滿足需要。Lange說道：“我們不得不和每個客戶進行緊密合作，確保他們知道這個現象，因為不知道這個問題的人數多得實在令人吃驚。”

作者: DennyT 時間: 2007-11-17 05:38 PM
標題: ST的Gamma SRAM技術消除「軟錯誤」對電子系統的威脅
上網時間 : 2003年12月24日 http://www.eettaiwan.com/ART_8800326087_617739_NT_de9f686b.HTM

意法半導體(ST)日前公佈一項新的半導體技術，據稱這項技術完全可以消除近年來不斷困擾電子設備製造商的潛在難題，即晶片出現所謂的「軟錯誤」的機率正不斷上升。位於法國Crolles的ST中央研發中心的研究人員開發的這項新技術rSRAM對散射微粒子效應具有很高抵抗性能，而且，不會增加過多的成本，也不會對性能產生不利的影響。

據稱，這種軟錯誤是由始終存在且構成地球低強度背景輻射的核粒子所引起，這些粒子或者來自宇宙射線，或者來自大多數材料中存在的微量放射性元素，粒子本身雖然沒有危險，但是，可能會干擾利用粒子工作的晶片或電子設備的正常工作。

行動電話、PC或者連接網際網路或其它通訊業務的精密電腦所使用的半導體元元件通常被稱為系統級晶片(SoC)，這些元件含有數十萬甚至數百萬個在手指大小的晶片上加工並相互連接的微型電晶體。其中，很多電晶體用於構成嵌入式SRAM(靜態隨機存取記憶體)，是一種可以高速儲存檢索的電子記憶體。

按照摩爾定律的規律，每隔大約18到24個月，就會有新一代的晶片技術問世，電晶體的尺寸會縮小一半，新晶片的速度更快、尺寸更小、價格更便宜。然而，電晶體越小，就越容易受到散射粒子效應的影響。

在晶片內部，資訊通常是以電荷的形式儲存在電晶體內。一個穿過晶片的核粒子如一個中子或一個α粒子可能會改變附近電晶體貯存的電荷。核粒子改變電荷的現象引發了「軟錯誤」，例如，晶片沒有發現有形損壞，但是，可能暫時含有錯誤資料。這種軟錯誤可能會造成設備出現臨時故障，可是，隨後的測試卻顯示設備工作狀態良好。

組合問題

隨著嵌入式SRAM上縮小的單個電晶體對背景輻射的感應性日益提高，晶片上嵌入SRAM的數量也將呈現以指數成長的態勢：目前，在一個典型晶片上，SRAM占電晶體總數的50%以上。據半導體國際組織ITRS的研究，這個比例在10年後預計會達到90%。嵌入式SRAM在系統級晶片中的比例增加是因為在晶片嵌入SRAM內儲存程式代碼和資料會產生更優異的性能。

ST中央研發中心先進設計工具部門Jean-Pierre Schoellkopf介紹：「對於今天量產的技術，軟錯誤通常不會引起過多的嚴重問題，電子設備製造商面臨的問題是，電晶體的尺寸更小和晶片上SRAM記憶體尺寸更大的發展態勢，情況最糟的軟錯誤不可避免，例如，隨著頻率提高，電腦系統崩潰或資料流失或傳輸錯誤會經常發生，然而，為了保持市場推動力，電子設備製造商需要半導體這種發展趨勢。因此，我們決定開發一項更加強固的嵌入式SRAM技術，這項技術對背景輻射具有很強的抵抗力而且不會過多地增加成本、不影響產品性能。」

事實上，ST強調，已申請專利的解決方案達到了上述兩項重要要求：透過重新設計系統級晶片中半導體元件所使用的SRAM儲存單元的基本結構，ST開發出一項與普通系統級晶片技術具有相同速度和相同成本效益的新技術，而且，這項新技術實際上還能抵抗散射粒子的攻擊。

Schoellkopf解釋：「rSRAM技術使電子設備製造商相信，新一代矽技術可給他們帶來性能價格比方面的優勢，而沒有增加軟錯誤的感應性。」ST解釋，其解決方案具有獨創性，因為它沒有增大積體電路所占用的晶片面積。一個晶片的製造需要很多複雜的製程過程，才能製作最終積體電路的三維結構。

這些電路始終都是平行製造的，盡可能地在一個通常直徑200mm的薄晶圓片上黏著最多的電路(目前已轉移到在直徑300mm的薄晶圓片上)。擴大晶片面積會減少在圓晶片上加工的晶片數量，而這樣做會提高晶片製造商的製造成本。

ST對標準SRAM儲存單元的改進方法是在單元結構內以垂直方式增裝附加電容器，因此，晶片面積以及製造成本都沒受到較大的影響。這些電容器的作用是提高觸發一個儲存單元所需的電荷數量，因而降低了在任何給定間隔內軟錯誤的發生率。

該公司採用120nm技術(即將投入量產的下一代技術)製造出含有rSRAM新單元的測試晶片，並對其進行了嚴格的測試，即用高級人工輻射方法輻射被測試的晶片，同時測量了最終的軟錯誤結果。測試結果(由美國著名的Los Alamos國家實驗室中子散射中心提供)証明ST的rSRAM單元的軟錯誤發生率比常規SRAM單元低大約250倍，可以完全抵抗α粒子的輻射，而且幾乎可以完全抵抗中子引發的軟錯誤。

圖片說明：這個掃描式電子顯微鏡圖片描述了如何在SRAM單元上製作這兩個電容器。在兩個電容器的柱狀結構內，一個High K介質被插在兩個同軸多晶矽電極之間。在這兩個電極中，一個是外部電極，另一個是內部電極。前者與形成SRAM單元的電晶體相連(圖中沒有顯示這部份)，而後者則連接金屬1層。

高的灰色結構是外部電極，它們透過中央多晶矽結構串聯在一起，鎢插頭（圖底部6個白色區域）連接外部電極與SRAM電晶體電極。圓柱體的內壁連接一個High K介質(電極周圍粗糙紋狀U型白色層次)，然後，在柱體中心注入多晶矽，構成電容器的第二個電極。這兩個堆疊式電容器的作用是可以將觸發軟錯誤所需的臨界電荷提高幾個數量級，而無需擴大晶片面積。

作者: DennyT 時間: 2007-11-17 06:00 PM
其實很多汽車用的ECU板子是包在一個醜醜的貼鉛片的鐵盒內, 因為鉛可以阻擋alpha及beta射線, 至於高能的gamma射線薄薄的一層鉛也起不了作用:

來自銀河系的宇宙射線主要由83%的高能質子，16%的Aplha及其他高能粒子所組成，稱為一次宇宙射線。這些一次宇宙射線與大氣層中的空氣分子作用，產生包括中子，質子等的二次宇宙射線，它們穿透大氣層造成對人類的輻射。以台灣為例，人們所接受的天然背景輻射為每年2.44毫西弗，其中宇宙射線的貢獻為0.26毫西弗，約占11%。

宇宙射線在離地表愈高的位置就愈強，所以造成的劑量也就愈高，大約每升高6000呎其劑量率就會增加一倍，所以對飛行高度達35000呎的飛機，其受到宇宙射線的強度會較地表附近者為大，美國的調查即顯示其地表與宇宙射線之輻射劑量為0.06微西弗/小時，而在35000英呎高度時則為6微西弗/小時。

另外在同一高度時，赤道附近之宇宙射線強度較低，而愈往兩極則愈高，這主要是因為地球的磁場在赤道附近最強，而造成入射宇宙射線的折射也最大所致。美國曾研究並指出在北緯70度20000英呎高度處的宇宙射線強度為赤道附近同高度處的2倍。所以對緯度較高的國家與航線，其飛行時所接受宇宙射線的輻射劑量，會較低緯度者高一些。

作者: tommywgt 時間: 2007-11-19 04:59 PM
十分感謝大大的分享

作者: twphision 時間: 2007-12-19 12:20 PM
FPGA無法成為主流的原因個人認為:

1. FPGA本身產品定位為在專業的電子工程領域上,不像PC有那麼多的圖形介面免費資源可以利用. 懂電子的人只有部分, 會去用FPGA會更少. 或許部分俱功力工程師喜歡程式碼的設計, 但是程式設計並不是大多數人喜愛的.

2. FPGA的應用領域及產品本身就不多,設計僅限制在邏輯電路,但是電子的領域例如放大器電路, 振盪器電路,AD/DA....許多還是不在FPGA/CPLD的範圍內.換句話說可應用領域太窄了.

3. 在使用的動機上, 使用PC電腦用途已從計算機發展到通訊, 圖形介面或是文書處理.深入各行各業的工作中. 而FPGA還在原始的發展介面. 使用群僅限制在懂得使用者. 市場比PC窄很多.

4.可替代品很多, 從更普及產品單晶片, 內嵌系統,甚至PC主機板都可以取代而且價格上不相上下. 這些機板的開發工程師或懂的使用人也可能多過FPGA. 單晶片更早就存在應用及教學的使用中.

5.FPGA的應用產品太少了, 提供教學也不普及遠不及於內嵌系統. 而且以電腦為例讓PC普及大眾的並不是主機板本身, 而是使用者的圖形介面及應用工具便利大眾使用. 主機板本身說實在的大部分的人遇到壞掉, 換一塊沒有想太多. 純為利用的使用者而且著重在程式設計的人少之又少.

以上是個人對FPGA/CPLD的看法, 純為交換看法, 請不吝指正.

作者: yhchang 時間: 2008-1-26 01:12 PM
其實IC 第一次把二十多道光罩做完之後
第二次改版的時候如果沒有遇到大BUG  通常就只改一層光罩
大概也只會浪費十天時間吧
所以FPGA看起來只像是一個驗證的工具
比如你會下線IC 沒有把握的話  你可以先用FPGA驗證通過之後
再去下線IC  這樣子成功率自然會增加

作者: aiken 時間: 2008-3-5 01:49 PM
標題: Power is the big problem
the power supply for the FPGA need to design
FPGA eat a lot of Power
and a lot of cap need to add in to the design

作者: juitselin2 時間: 2008-4-21 04:15 PM
我曾經聽說電動玩具臺都是用 FPGA 出貨的 .
主流應該沒望 , 不過小而美的應該有一些 .

作者: cd250502 時間: 2008-5-11 02:51 PM
老實說我用那麼久的FPGA,其實它有ㄧ定的優點,但是價格與工作頻率是主要問題吧
如果要用在消費性的電子產品,勢必會造成成本的提升,
可是用在非消費性的電子產品倒是很公司在用

作者: atitizz 時間: 2011-11-16 04:33 PM
賽靈思聯盟計畫推出高規格優質設計服務供應商計畫大幅提升客戶設計生產力
全新產業體系計畫滿足客戶對研發工程資源與專業知識之需求

全球可編程平台領導廠商美商賽靈思 (Xilinx, Inc.；NASDAQ：XLNX) 今日針對聯盟計畫進一步推出優質設計服務供應商計畫，為原有的設計服務供應商計畫加入全新的動能，協助FPGA客戶加速新產品開發，並讓FPGA用戶更容易找到符合設計與開發需求的合作夥伴。

賽靈思公司夥伴體系與產業聯盟部門資深總監Dave Tokic表示：「賽靈思聯盟計畫藉由與最信賴的夥伴密切地合作，建立一個全球性的產業體系。賽靈思深切瞭解到，隨著設計案越來越複雜，尋找合宜的設計服務支援是一項相當困難且曠日廢時的任務。現在由於有了優質設計服務供應商計畫，而且更不斷展示他們對技術、業務和品質標準等各方面都能達到業界最嚴格的要求，因此賽靈思的客戶可以輕鬆和自信地選擇設計服務廠商。」

在現今的科技產業中，所有市場的研發工程主管都費盡心思在緊縮產品上市預算，以及新產品開發週期中遇到的難題尋求平衡點。因此，許多科技公司將研發工作委外給其他公司，以滿足他們在設計上的需求。委外研發市場的規模在2009年已超過1兆美元，預計在2020年其市場規模將會超過1.4兆美元。而賽靈思對這個產業趨勢已早有準備，並對一個全方位的產業體系投入眾多資源，確保賽靈思聯盟計畫的供應商能以高規格的服務滿足客戶的需求，並提供客戶超出預期的最佳作法。優質設計服務體系計畫中廠商都是精選和經過全面審核的成員，可協助賽靈思的客戶能夠不斷按照一貫的時程加快研發速度。

作者: atitizz 時間: 2011-11-16 04:33 PM
賽靈思聯盟計畫是一個遍布全球的供應商體系，包含一般廠商(Member)、認證廠商(Certified)和優質廠商(Premier) 等會員等級，提供賽靈思可編程平台的各種產品和服務，並秉持嚴格的業務、技術和品質等標準。這項全球計畫於2010年10月推動以來，已有超過30家賽靈思聯盟計畫廠商通過嚴格的企業審查以及工程師訓練認證，取得認證廠商資格。優質設計服務供應商計畫成員是Xilinx由多達300家廠商的體系中精選出30家優質廠商，並通過320項現場審查程序後，最終才能獲得優質廠商資格。

優質設計服務廠商體系的始創成員有CoreEL Technologies (印度)、Fidus Systems和Tokyo Electron Device公司。這些公司在北美、歐洲、中東、非洲、日本及亞太地區皆擁有卓越研發中心。每個優質設計服務供應商計畫成員皆可提供系統級的電子設計方案，包括FPGA、嵌入式處理器、以及混合訊號機板設計，個別成員更會提供額外的服務，如工業設計、機械設計、軟體開發及製造服務等。所有優質設計服務供應商計畫成員都擁有FPGA的專業人才，他們必須和全球各地的賽靈思現場工程師一樣，通過嚴格的FPGA設計訓練，並能夠提供媲美賽靈思電話熱線詢問和與網路支援等級的服務。

賽靈思優質設計服務在FPGA產業體系持續領先
藉由各個等級的賽靈思優質設計服務廠商，賽靈思更可持續其在可編程領域的領導地位，並在其各個可編程平台上鞏固頂尖的聯盟合作廠商，而且也將持續增加其數量。賽靈思聯盟計畫的所有成員廠商不僅擁有卓越的加值型產品與服務，而且都通過嚴格的品質檢驗，賽靈思確保這些產品與服務都支援各項產業標準，如AMBA® AXI4 協定、VITA-57 FMC 標準、以及IEEE P1735 IP 加密標準。所有FPGA IP供應商、EDA廠商、嵌入式軟體供應商、開發套件供應商和系統整合業者等聯盟計畫成員都致力於協助客戶加快產品上市時程並降低風險。

作者: atitizz 時間: 2011-11-16 04:33 PM
來自優質設計服務聯盟計畫成員的贈言：
Tokyo Electron Device公司解決方案事業部副總裁Yasuo Hatsumi 表示:「Tokyo Electron Device 公司是賽靈思在日本合作無間的經銷夥伴，以「inrevium」品牌為全球客戶提供IP、開發套件和設計服務。我們樂見賽靈思針對其聯盟計畫樹立高標的品質標準，也很高興我們第二家公司能通過Xilinx的稽核。身為優質設計服務計畫成員之一，Tokyo Electron Device深感榮幸，更期盼為更多賽靈思客戶提供服務。」

Fidus Systems公司總裁暨執行長Michael Wakim表示：「Fidus長久以來都是賽靈思聯盟計畫的成員，並在眾多市場為顧客完成將近100項採用賽靈思技術的設計專案，其中包括有線與無線通訊、醫療設備、航太與國防、以及運輸等領域。我們很高興接受賽靈思的邀請，加入優質設計服務計畫，並期盼透過我們在北美各地的設計中心，協助更多賽靈思客戶完成更多設計。」

CoreEL Technologies公司 (印度) 業務開發部資深副總裁Vishwanath Padur表示：「CoreEL 和可編程邏輯領導廠商賽靈思的合作關係已長達15年，我們不但是聯盟計畫成員，也是Xilinx在印度的指定代理商。我們很高興賽靈思7系列FPGA迅速獲得客戶的青睞，相信我們在IP核心、特定開發套件、設計服務等方面的合作，加上我們能夠提供端對端系統層級解決方案，將大幅加快設計生產力以及提升可編程系統的整合度。身為優質設計服務聯盟成員，CoreEL的端對端系統設計方案絕對可贏得全球賽靈思客戶的信賴。」

關於賽靈思聯盟計畫 (Xilinx Alliance Program)
欲獲得更多關於賽靈思聯盟計畫的資訊，或瞭解賽靈思如何推動FPGA產業體系的轉型，請聯絡您的地區業務代表或瀏覽www.xilinx.com/alliance網站。

作者: tk02561 時間: 2011-11-29 04:15 PM
標題: Samplify Systems公司發布第一款商用的超聲波束合成ASIC專用芯片
-- 新的ASIC芯片基于公司獲獎的Autofocus(TM)技朮，它具有的特點在使用傳統的FPGA時很難做到，如它具有高性能，但同時具有低功耗和低成本

芝加哥2011年11月27日電 /美通社亞洲/ -- 北美放射協會(RSNA( http://rsna2011.rsna.org/index.cfm )) – Samplify Systems公司，一家致力于在超聲工業提供創新半導體芯片，模塊和子系統方案的技朮型公司，今天發布了它第一款可商用的波束合成專用ASIC芯片，即SAM2032。跟現有的FPGA方案相比，高集成度的接收波束合成專用ASIC芯片SAM2032應用了Samplify公司獲獎的Autofocus( http://www.samplify.com/products ... rasound-beamforming )(TM)自動聚焦技朮，因此它具有業界在最低的功耗情況下最高的性能。SAM2032具有高度可配置性和靈活性，超聲廠家可以因此簡化軟件和系統設計，從而縮短產品開發時間，使產品快速上市。SAM2032適用于各類機型，包括超低功耗的手持式到中高端的推車式超聲機型。

接收波束合成芯片是任何超聲前端電子子系統的心臟。SAM2032正是克服了現有FPGA方案的不足。一般高端的FPGA可用來開發高性能的接收波束合成，但它們高昂的成本，較高的功耗和較大的尺寸限制了它們只能被用于非常高端的機型。相反地，低端的FPGA由于資源有限影響了整體性能，只適用于比較低端的機型。

“SAM2032的發布對超聲醫療工業來說是一大令人激動的發展，”Samplify公司超聲產品部總監孔德禮說道，“把復雜的接收波束合成放到一個ASIC里面，SAM2032是目前唯一可商用的可以同時提供高性能，低功耗和低成本的專用芯片。這個產品的發布對現有的和新進此領域的超聲廠家不啻是一個好消息，不管是傳統超聲應用和非傳統超聲應用，都可以大大加快產品開發速度”

作者: tk02561 時間: 2011-11-29 04:16 PM
SAM2032的特點

SAM2032是一個可配置的32通道數字接收波束合成芯片。它輸入端是從12位ADC出來的串行LVDS信號，高性能的數據通道包含延時存儲器，立體插值，變跡權重和32通道累加。此芯片支持動態聚焦，動態變跡，每次采樣都對系數連續更新。為優化噪聲性能，射頻波束數據用真正的I/Q下變頻器轉換成基帶信號。可調的中心頻率和可編程的數字濾波帶寬使整個掃描深度能實現優化的跟蹤濾波。芯片支持的采樣速率達到50Mhz，并行波束處理采用Samplify公司的QuadBeam(TM)技朮，可以同時產生4個接收波束以實現彩色疊加下的高幀率。

Samplify公司片上AutoFocus引擎是一個專用的DSP，它實時計算波束合成數據通道的系數和權重，這樣就降低了系統的復雜度和成本，因為對后端處理CPU的連接沒有實時性要求，所以不需要外置的存儲器。

SAM2032的封裝為：672腳，27x27mm　PBGA無鉛封裝。根據所使用的圖像模式不同，它的功耗為同樣模式下是FPGA的几分之一。

作者: tk02561 時間: 2011-11-29 04:16 PM
開發平台

為簡化系統設計和進一步縮短產品開發時間，Samplify公司為SAM2032提供完整的軟硬件開發平台。公司的SMK9130( http://www.samplify.com/products ... ing-development-kit )是一個完整的64通道超聲前端平台，它包括整個超聲前端的電子部件和高壓電源，它們被安裝在一個小盒子里，這樣一頭連接可多路切換探頭轉接板，另一頭通過USB2.0或者x4 PCIe1.1接口連接后端處理CPU。

Samplify公司為使用SAM2032波束合成芯片和它的開發平台的客戶提供高級的應用編程接口(API)。 Samplify公司的超聲API（SUAPI）是對系統基礎硬件的抽象，這使得超聲廠家可以加快軟件的開發，比如可以對掃描方式，幀，子幀等等進行高級定義而不需要去設置底層的各種寄存器。預設值和任意探頭定義也可以通過API傳遞給SAM2032。API以共享庫和頭文件形式提供，客戶則可以通過它完全掌握SAM2032丰富的可編程特色，比如超聲廠家可以定義如何進行波束合成從而設計出差異化產品。除此以外，API不會隨著硬件將來升級到下一代而改變，客戶的圖像處理軟件可以重復利用而不必進行二次開發。API支持Windows，Linux,和MacOS等各種操作系統。

Samplify公司即將在芝加哥RSNA2011上演示它最新版本的超聲前端開發平台SMK9130，該超聲開發平台已經使用最新的波束合成專用芯片SAM2032。歡迎在2011年11月27日到12月2日，蒞臨B展廳9524號展台參觀交流

客戶現在已經可以向Samplify公司或者它的全球銷售合作伙伴購買SAM2032，它的起訂報價為199美元。量產價格和其他Samplify公司產品價格根據系統配置的不同來確定報價。

關于Samplify Systems 公司

Samplify公司是一家在超聲市場提供技朮，半導體產品和系統產品的方案提供商。公司總部在美國加州的聖克拉拉市，其技朮和半導體產品，包括它的自動聚焦AutoFocus(TM)波束合成技朮和SAM1600系列ADC( http://www.samplify.com/products ... ressing-adc-sam1600 )已多次獲得業界的創新獎項。更多詳情請訪問公司官方網址： www.samplify.com/ultrasound。

作者: globe0968 時間: 2011-12-8 02:34 PM
Microsemi推出SmartFusion® cSoC與FPGA自有品牌計畫為ASIC和ASSP開發提供另一種可行的技術方案

功率、安全性、可靠度和效能差異化半導體解決方案的領先供應商美高森美公司(Microsemi Corporation，那斯達克代號：MSCC) 今天為其SmartFusion®可客製化系統單晶片(cSoC)和廣泛的快閃型(flash-based) 與反熔絲型(antifuse-based)FPGA解決方案組合推出自有品牌計畫(private labeling program)。主要的計畫內容包括：

• 自訂標誌：元件可打上客戶的商標與型號
• 工廠燒錄：美高森美負責燒錄元件，客戶無需自行建立編程能力與基礎架構
• 授權：Microsemi SmartFusion cSoC已包含一顆經授權的ARM® Cortex™-M3處理器硬核心，因此客戶無需再另外取得ARM的授權
• 無晶圓廠模式：自有品牌計畫可免除建立與管理晶片製造基礎架構的時間與成本
• 免工具費用：採用Microsemi SmartFusion cSoC與FPGA現成產品無需昂貴的一次性工程費用

美高森美副總裁暨總經理Esam Elashmawi表示：「我們新推出的自有品牌計畫能讓業者快速提供具成本效益與差異化特性的系統單晶片解決方案，這是關鍵的競爭優勢。我們相信這些效益，再加上成本、上市時程與保密安全性優點，將能使我們獲獎的SmartFusion、ProASIC®3以及IGLOO®平台獲得客戶青睞。我們將持續以新的工具與生態系統夥伴強化cSoC產品組合，以為客戶帶來更高的附加價值。」

目前已有十多家公司運用美高森美的flash-based、高靈活性架構，以便能快速、具成本效益地為客戶提供量身打造的解決方案。

作者: globe0968 時間: 2011-12-8 02:34 PM
美高森美的客戶Trinamic Motion Control已採用了此自有品牌計畫，該公司的創辦人暨執行長Michael Randt表示：「透過使用SmartFusion平台，我們能夠大幅縮小馬達控制電路板的尺寸以及外部材料清單的元件數量，同時還能提升平均故障時間。我們選用Microsemi cSoC的另一個原因是，它固有的保密安全性flash-based架構，能為IP提供更多一層的保護。」

關於SmartFusion cSoC

Microsemi的SmartFusion cSoC是業界唯一一款在單晶片上整合了FPGA、以ARM Cortex-M3硬核心為基礎的完整微控制器、以及可程式類比的元件，可實現完整的客製化、IP保護以及易用特性。

以美高森美專有的快閃製程為基礎， SmartFusion 元件是需要高整合度SoC的硬體和嵌入式設計人員之理想選擇，可提供比傳統固定功能微控制器更高的靈活性，並能比傳統FPGA顯著降低軟處理器核心的成本。這套具備固有靈活特性的解決方案，能讓使用者建置可簡化設計實現的專屬或標準的系統管理方案，並讓所有的系統管理功能在單一設計環境以更高的可靠性進行配置。

與相互競爭的SRAM-based 可程式邏輯解決方案不同，SmartFusion cSoC可免於因受電粒子或中子單一事件效應(single-event upset)所造成的韌體錯誤(firm error)。不會受到逆向工程破解的保密技術特性包括：

• 配置資料儲存於cSoC上，無需外部EEPROM
• FlashLock功能，可防止未經授權的使用者讀取儲存在cSoC上的資料
• 嵌入式安全密鑰，可防止內部探測(probing)
• 具128位元AES的系統內(in-system)編程加密

作者: tk02561 時間: 2011-12-13 09:04 AM
標題: 賽靈思客戶喜獲全球首款可擴充處理平台Zynq-7000元件
賽靈思客戶喜獲全球首款可擴充處理平台Zynq-7000元件。賽靈思在ARM歐洲技術大會上展示首個Zynq矽元件應用，客戶可著手轉移使用先期試用工具與模擬平台開發的應用程式。

全球可編程平台領導廠商美商賽靈思（Xilinx, Inc.；NASDAQ：XLNX）宣布首款Zynq™-7000 可擴充處理平台 (EPP) 已開始向客戶出貨，此款平台不僅能提供研發業者媲美ASIC等級的效能與功耗，更可具備FPGA的彈性和微處理器的可編程性等特點，這對於打造完整嵌入式處理平台無疑是一項重大的里程碑。所有正使用Zynq-7000 EPP模擬平台進行系統研發、先期試用賽靈思硬體工具與ARM® Connected Community標準軟體工具的客戶，現在都可著手將其應用程式轉移到這首款平台新元件，並進行下一個階段的產品研發。

賽靈思於ARM歐洲技術大會中，首次公開展示如何透過Zynq-7000 EPP元件執行Linux應用程式。

賽靈思公司處理平台部門副總裁Lawrence Getman表示：「可擴充處理平台計畫自2010年4月發表以來，我們很高興看到參與先期試用的客戶能夠成功的採用這款方案進行各項開發計畫，並將自家的系統整合至這款首次發表的元件中。此款全新的系統單晶片將可讓客戶在其領域中大幅超越對手，率先開發與推出各種新產品，同時達到無與倫比的系統效能、靈活度與整合能力。」

作者: tk02561 時間: 2011-12-13 09:04 AM
對於許多需要支援高效能和即時運算應用的系統而言，Zynq-7000 EPP的優異效能遠遠超越其他傳統處理器解決方案。包括模擬平台、硬體開發工具與開放原始碼Linux的支援，以及近期甫發表與Cadence Design Systems共同開發的可擴充虛擬平台，都能協助客戶開發與建置Zynq-7000 EPP系統。同時，隨著加入越來越多作業系統的支援，更有助於持續擴展嵌入式工具與軟體開發解決方案產業體系。

美商國家儀器公司嵌入式系統產品行銷總監Jamie Smith表示：「參與先期試用計畫(Early Access Program)讓國家儀器能夠加快投入研發計畫，並且讓NI LabVIEW系統設計軟體能在單一的開發環境中，同時針對高效能處理器和Zynq-7000 EPP的可編程邏輯架構來編寫程式。取得這款矽元件後，我們將運用Zynq-7000元件帶來的擴增功能，持續為我們的客戶開發各種控制與監控系統。」

Zynq-7000系列結合了業界標準的ARM雙核心Cortex™-A9 MPCore™處理系統，和賽靈思的28奈米可編程邏輯架構。可同時支援雙核Cortex-A9處理器系統軟體，以及可編程邏輯的客製化加速器與週邊元件之開發作業。軟體開發人員可利用以Eclipse為開發環境的賽靈思Platform Studio 軟體開發套件 (SDK)、ARM Development Studio 5 (DS-5™)、ARM RealView 開發套件 (RVDS™)或ARM Connected Community和賽靈思聯盟計畫產業體系中各大廠商的編譯器、除錯器與應用程式等，包括Enea Services Linköping AB、Express Logic, Inc.、Lauterbach Datentechnik GmbH、The Math Works、PetaLogix、Mentor Graphics Corp.、Micrium和Wind River Systems等廠商的方案。

Rohde & Schwarz公司CoC數位整合部門主管Bernd Liebetrau表示：「由於Zynq-7000可擴充處理平台結合了處理器與可編程邏輯，因此當評估是否能在不同系列產品上使用我們的處理器時，Zynq-7000成為我們旗下多款應用的首選。在Zynq-7000平台上，我們能針對每項元件依不同應用的需求進行客製化，同時也能為不同的產品進行軟體開發。Rohde & Schwarz一直是技術的領導者，能夠提早採用並取得Zynq-7000 EPP的樣品，對於我們而言意義十分重大。」

作者: tk02561 時間: 2011-12-13 09:05 AM
開發人員可自行編修Zynq-7000系列的可編程邏輯，以達到最高的系統級效能，並有效率地滿足各種應用的特殊需求。賽靈思備受好評的ISE® Design Suite 設計套件提供一個全方位的硬體開發環境，內含各種開發工具、AMBA® 4 AXI匯流排協定相容的隨插即用智產(IP)核心，和匯流排功能性模組(BFM)，能加快設計與驗證的流程。

iVeia公司技術長Michael Fawcett表示：「過去幾個月來，我們一直專注於開發Zynq-7000 EPP產品和IP，因此我們取得首批Zynq-7020元件時，當然會非常振奮。iVeia的Atlas-I-Z7e將會是首款搭載Zynq元件的嵌入式電腦模組(computer-on-module)，並可在各種Android行動裝置、數位無線電和視訊處理等應用的既有插槽上使用。我們預計在數月內即可展示各項相關應用。這些成果都要歸功於賽靈思先期試用計畫提供的支援、工具和模擬平台。」

因應持續演變的市場需求
為因應客戶在有線、無線以及視訊廣播市場等高階應用的需求，賽靈思亦宣布推出全新的Zynq-7045元件，並取代之前的Zynq-7040元件，這也讓該系列採用12.5 Gbps技術的收發器數量增加至16款。新款元件的推出將促使業界開發出更多橋接應用，並以更寬的通道連結到高速DAC/ADC。新增的可編程邏輯功能（數位訊號處理器、區塊存取記憶體和邏輯）將為研發業者提供更優異的訊號處理效能，例如：濾波、數位轉換和其他更多的客製化功能。Zynq-7045元件是Zynq-7000系列的最新高階產品，其中3萬個邏輯單元適用於有低成本訴求的工業、汽車和消費性電子相關應用，而高達35萬個邏輯單元則能夠協助客戶在單一的可擴充平台上，實現需要最高容量與優異效能的多元應用。

瞭解詳情
現在即可報名參加即將於12月13日登場的TechOnline網路廣播，年初開始，多位賽靈思技術專家將陸續於網路廣播中分享更多的架構細節與更新訊息，其中包括開放原始碼Linux以及與Cadence合作開發的可擴充虛擬平台。所有的詳細文件和影片，請瀏覽網站：http://www.xilinx.com/zynq。

供貨時程
Zynq-7020 EPP的初期樣本已開始供貨給參與先期試用計畫的客戶。預計在2012下半年開始量產並全面供貨。

作者: globe0968 時間: 2012-3-8 02:20 PM
Molex與Altera和Gennum攜手示範100 Gbps實作技術 28 Gbps系統測試提供下一代互連技術發展路線圖

(新加坡 – 二○一二年三月八日) 領先全球的互連產品供應商Molex公司宣佈與Altera和Gennum兩家公司合作開發28 Gbps極短距離(Very Short Reach，VSR)互連解決方案。三家公司將利用此次機會，顯示其致力幫助系統工程師和生產商開發密度更高、功率更低的光纜網路。這一解決方案已於3月6日至8日在美國光纜通訊展覽會及研討會(OFC/NFOEC) 中舉行的光學互連論壇 (OIF) 「互操作能力 2012 – 實現高速動態服務」(Interoperability 2012 - Enabling High-Speed Dynamic Services)上進行示範。

Molex集團產品經理Scott Sommers表示：「經由成功示範28 Gbps系統的互操作能力，Molex和Altera與Gennum兩家合作夥伴已為下一代高速連接成功鋪路。這是滿足未來頻寬密集(bandwidth-intensive)通訊系統的高性能需求的關鍵進展。」

這項示範在2km單模光纜上利用Molex的矽光電收發器和zQSFP+互連系統來測試28 Gbps傳輸技術。通道內含有專為支援最高頻寬密集通訊系統而量身訂造的Altera Stratix V® GT FPGA，以28.05 Gbps傳輸PRBS31資料。其後，資料將經由Molex zQSFP+連接器傳輸至Gennum時脈資料恢復(clock and data recovery，CDR)積體電路，在插入損耗為12 dB 的Gennum VSR主機通道上進行傳輸。

作者: globe0968 時間: 2012-3-8 02:21 PM
CDR的重新定時輸出會傳輸至Molex 1490nm 4x28G光學收發模組(Optical Transceiver Module)，使光學資料經由2km單模光纜返回其接收器。在接收方向上，串流資料將以倒序方式經過串接式模組，並在PRBS31結束。Altera FPGA內的誤差檢查器將校驗的整個經過系統的傳送和接收資料路徑，以確保無誤差。其中一個Gennum CDR輸出會在Tektronix DSA8300數位取樣示波器(Digital Sampling Oscilloscope)上顯示電氣資料眼圖(data eye)。

Molex zQSFP+系統支援下一代100 Gbps乙太網和100 Gbps InfiniBand*增強資料速率(Enhanced Data Rate，EDR)應用，具有優良的熱冷卻、訊號完整性(signal integrity，SI)、電磁干擾(electromagnetic interference，EMI) 保護和業界最低功耗。

Altera Stratix V FPGA提供最高系統頻寬和最低功耗，在28 Gbps速率下，每個收發器的功耗低於200mW。經由28 Gbps收發器，以及多達66個全雙工傳輸14.1 Gbps收發器，Stratix V FPGA支援背板、晶片到光學模組，以及晶片到晶片應用。Stratix V FPGA中的收發器具有業界最高的系統可靠性和性能及最低抖動。

Gennum的CDR經由重新設定模組內的傳送和接收兩個方向的抖動容許量(jitter budget)，使新系統比如Nx25G主動光纜和100GBASE-LR4/ER4及OTU4光學模組達成穩健的運行。在傳送方向上，它們能為鐳射驅動器提供抖動極低的訊號，提供清晰寬闊的傳輸眼圖。在接收方向上，它們能夠消除重新恢復的光學訊號內的抖動，經由主機板上的下游ASIC接收器，達成無誤差接收。GN2425和GN2426 CDR包含超越新CEI-28G-VSR IA所需的均衡能力，提供穩健的VSR連結。

作者: globe0968 時間: 2012-3-8 02:41 PM
CDR的重新定時輸出會傳輸至Molex 1490nm 4x28G光學收發模組(Optical Transceiver Module)，使光學資料經由2km單模光纜返回其接收器。在接收方向上，串流資料將以倒序方式經過串接式模組，並在PRBS31結束。Altera FPGA內的誤差檢查器將校驗的整個經過系統的傳送和接收資料路徑，以確保無誤差。其中一個Gennum CDR輸出會在Tektronix DSA8300數位取樣示波器(Digital Sampling Oscilloscope)上顯示電氣資料眼圖(data eye)。

Molex zQSFP+系統支援下一代100 Gbps乙太網和100 Gbps InfiniBand*增強資料速率(Enhanced Data Rate，EDR)應用，具有優良的熱冷卻、訊號完整性(signal integrity，SI)、電磁干擾(electromagnetic interference，EMI) 保護和業界最低功耗。

Altera Stratix V FPGA提供最高系統頻寬和最低功耗，在28 Gbps速率下，每個收發器的功耗低於200mW。經由28 Gbps收發器，以及多達66個全雙工傳輸14.1 Gbps收發器，Stratix V FPGA支援背板、晶片到光學模組，以及晶片到晶片應用。Stratix V FPGA中的收發器具有業界最高的系統可靠性和性能及最低抖動。

Gennum的CDR經由重新設定模組內的傳送和接收兩個方向的抖動容許量(jitter budget)，使新系統比如Nx25G主動光纜和100GBASE-LR4/ER4及OTU4光學模組達成穩健的運行。在傳送方向上，它們能為鐳射驅動器提供抖動極低的訊號，提供清晰寬闊的傳輸眼圖。在接收方向上，它們能夠消除重新恢復的光學訊號內的抖動，經由主機板上的下游ASIC接收器，達成無誤差接收。GN2425和GN2426 CDR包含超越新CEI-28G-VSR IA所需的均衡能力，提供穩健的VSR連結。

作者: atitizz 時間: 2012-5-28 03:28 PM
賽靈思Kintex-7 FPGA 嵌入式套件加速FPGA軟處理器系統設計生產力與可編程系統整合
專為採用賽靈思Kintex-7 FPGA嵌入式套件的廣播、航太與國防、工業與醫療應用加速設計生產力
[attach]16483[/attach]

全球可編程平台領導廠商美商賽靈思(Xilinx, Inc.；NASDAQ：XLNX)今日發表Kintex™-7 FPGA 嵌入式套件，提供一個可立即使用的開發平台，協助系統設計人員快速、輕鬆地建置可編程系統整合方案，讓處理器能針對影音與乙太網路交換、馬達控制與醫療成像等應用控制不同的資料串流。Kintex-7元件是Xilinx® 7系列FPGA中的其一系列產品，具備高靈活度，能支援不斷改變的技術標準、平行處理與客製化介面，並整合了高效能DSP、記憶體、類比與I/O介面等多種功能，讓設計人員更容易運用嵌入式軟處理器控制資料流，以及管理系統中的眾多介面。

作者: atitizz 時間: 2012-5-28 03:28 PM
賽靈思公司目標設計平台資深行銷經理Raj Seelam表示：「透過套件中的Kintex-7 FPGA嵌入式目標參考設計方案，設計人員可有效縮短開發時間，並以這全新的套件為基礎，開發各種客製化的嵌入式系統。Kintex-7 FPGA具備可擴充的最佳化架構，讓客戶能將設計案自由移植到賽靈思的各種28奈米7系列元件中，充分發揮設計案可重複使用的優勢，並加快產品上市時程。」

Xylon公司執行長Davor Kovacec表示：「Kintex-7 FPGA為高效能嵌入式設計提供了絕佳的可編程平台。新款的嵌入式套件採用我們的logiSDHC SD Card 控制器、　logiCVC-ML 顯示控制器，以及相關的SW驅動程式，可讓系統設計人員快速地設計出支援1080p60以上解析度的高畫質影音處理系統。」

Kintex-7 FPGA 嵌入式套件
結合矽元件、工具、IP核心、以及由MicroBlaze™ 軟處理器打造的參考設計方案，讓軟體與硬體研發業者能同時進行設計工作。這款套件內含所有必要的元件，讓設計人員能立即著手設計，其中包括：
KC705 基板，內含Kintex-7 325T FPGA；
嵌入式目標參考設計方案；
ISE® 設計套件嵌入式版本(內含Xilinx Platform Studio 與Xilinx 軟體開發套件)；
USB、乙太網路、HDMI™ 和電源線/電源供應器；
AMS 評估板

定價與供應時程
Kintex-7 FPGA 嵌入式套件售價為1,895美元，現已開放訂購。

作者: tk02561 時間: 2012-8-29 02:11 PM
Altera透過早期使用計畫, 讓用戶提前瞭解針對FPGA的OpenCL效能優勢
用戶能夠提前瞭解OpenCL將如何簡化FPGA的開發
[attach]17100[/attach]

2012年8月29日，台灣——Altera公司（NASDAQ：ALTR）今天發佈其針對FPGA的OpenCL（開放運算語言）早期使用計畫（EAP），支援用戶提前瞭解Altera針對FPGA的OpenCL解決方案。採用這一個開放標準，設計團隊可以在高階C語言框架中針對FPGA設計他們自己的系統和演算法，大幅地簡化了FPGA的開發。做為EAP計畫的一部分，用戶能夠預先瞭解Altera的OpenCL解決方案，並可參加針對FPGA的OpenCL培訓課程，獲得相關資料，觀看其技術展示。

OpenCL是一種開放程式設計標準，能夠跨CPU、GPU和FPGA等異質平臺執行。OpenCL與需要使用者設計底層HDL（硬體描述語言）的傳統FPGA開發流程相比，它可為使用者提供了明顯的產品及時上市優勢。加入EAP計畫的客戶，將可看見OpenCL如何透過讓用戶可以在C語言環境中工作，並自動產生FPGA的實行過程，進而簡化許多大量耗時的硬體細節設計工作。

作者: tk02561 時間: 2012-8-29 02:11 PM
除了可簡化FPGA的開發流程之外，EAP計畫的客戶也將可瞭解如何在FPGA的實行上使用OpenCL，以便可提供大幅的系統效能優勢。結合FPGA可提供的大量平行效能的固有平行語言功能，可提供與其他硬體架構相較之下更高的效能。

Altera資深副總裁兼軍事、工業與運算部門總經理Jeff Waters表示：「對整合OpenCL開發流程和FPGA感興趣的設計人員將會非常興奮。最初用戶的回饋非常積極，我們很高興能夠讓更多的用戶能夠提前使用這一種解決方案。包括高性能運算、軍事、醫療和廣播在內的各類終端市場的很多設計人員都可以透過OpenCL，使用最新一代FPGA以及非常高效率的開發流程，大幅度提高其終端系統的性能。」

Altera目前與各類用戶合作，使用OpenCL流程在FPGA中實現設計。這些用戶能夠瞭解使用針對FPGA的OpenCL進行開發所具有的效能和性能優勢。

Fuji Xerox公司的控制器開發組控制器開發平臺V經理Koumei Tomida評論表示：「使用FPGA OpenCL流程非常有趣，我們能夠應用最新一代高性能FPGA，大幅縮短產品上市時間。由於我們最先使用Altera的OpenCL工具，因此，能夠針對Altera FPGA迅速方便的最佳化我們的OpenCL核心，進一步提高性能，把我們的設計無縫整合到高性能FPGA架構中。」

已開放Altera FPGA的OpenCL培訓課程

Altera與OpenCL和平行程式設計培訓業界領導者Acceleware公司合作，推出名為「針對Altera FPGA的OpenCL」課程，在OpenCL語言以及如何與Altera FPGA一起使用這一種語言方面提供全面的培訓。這一個課程僅針對OpenCL EAP用戶，將在各地區舉辦。請聯繫您當地的Altera業務代表，安排一次培訓課程。

加入針對FPGA的OpenCL早期使用計畫
加入OpenCL EAP計畫的用戶，將可從Altera代表那裡獲得OpenCL工具以及該方案如何運作的最新資訊。用戶還可以從Altera那裡儘早得到OpenCL計畫的產品文件檔案和不斷更新的資訊。

作者: innoing123 時間: 2013-10-22 10:38 AM
Altera DC-DC電源轉換器解決方案
系統功率效益提高35%，而電路板面積減小了50%
新推出的電源最佳化FPGA參考設計簡化了採用FPGA架構的系統開發

2013年10月22日，台灣——Altera公司（Nasdaq：ALTR）今天發佈四款新的參考設計，這些設計採用了透過收購Enpirion®而獲得的電源技術。參考設計為FPGA用戶和電路板開發人員提供了統包式電源解決方案，與競爭的電源解決方案相比，功率效益提高35%，電路板面積減小50%，物料清單（BOM）中的主體電容成本降低了50%。Altera電源最佳化參考設計已可透過下載設計套件的形式提供給客戶，在Altera開發套件硬體中進行了展示。現在可以下載Cyclone® V SoC專用的設計套件，本季末還會提供28 nm FPGA的其他設計套件。

Altera電源最佳化參考設計採用了Enpirion PowerSoC DC-DC轉換器，在很小的高效率散熱封裝中包括了整合控制器、高頻功率FET和電感。對超小型高性能元件進行了最佳化，以滿足對FPGA供電的動態性能要求，同時將元件裝配到很小的電路板之中。Enpirion PowerSoC支援FPGA電路板開發人員將電源轉換器面積減小50%，同時系統功率效益提高了35%。提供業界領先的FPGA解決方案以及創新的電源解決方案，Altera與客戶一起工作，迅速開發採用FPGA架構的系統，高效率的管理系統電源，可靠的保證了系統性能。

作者: innoing123 時間: 2013-10-22 10:38 AM
Altera電源最佳化參考設計大幅的提高了設計團隊的效能。Altera最佳化了電路板佈板，為客戶提供了詳細的電路圖，電路板開發人員很容易在採用FPGA的系統中評估並整合電源最佳化技術。以可下載設計套件的形式提供參考設計，經過了Altera的測試，能夠很好的與其FPGA和SoC協同工作。每一個設計套件含有FPGA電源電路圖、應用指南、材料清單、電源樹狀佈板指南，以及每一個電源元件的Gerber檔案。這些資訊簡化了電路板佈板，加速了設計週期，確保了電路板開發人員首次成功。

目前已可下載第一款針對低功率消耗、低成本Cyclone V SoC的電源參考設計，它在28 nm FPGA中整合了ARM® Cortex™ A9處理器系統。本季末將提供針對Stratix® V、Arria® V和Cyclone V FPGA的電源參考設計。Altera將在四款28 nm開發套件硬體中展示其電源最佳化技術——Stratix V GX FPGA開發套件、Arria V GT FPGA開發套件、Cyclone V GX FPGA開發套件和Cyclone V SX SoC開發套件。這些電路板整合了Altera電源解決方案，展示了Altera電源最佳化技術的性能、功能、功率效益特性，大幅的節省了電路板面積。

Altera電源業務市場總監Mark Davidson評論表示：「客戶遇到很大的電源挑戰。Altera提供使用方便、高效率、全面的電源解決方案，能夠與我們業界領先的FPGA元件一起協同工作，進而協助客戶解決了這些挑戰。採用這些解決方案，我們協助客戶迅速建構更好的系統，為他們提供更大的價值。」

供貨資訊
客戶現在可以開始在其採用FPGA架構的電路板中評估並整合Altera的電源系統解決方案。現在可以下載針對Cyclone V SoC的設計套件。本季末將提供其他的電源參考設計。

作者: globe0968 時間: 2014-1-24 01:05 PM
Altera JESD204B解決方案簡化了FPGA系統架構中尖端資料轉換器的整合
客戶透過Altera線上資源中心，可以立即開始JESD204B序列介面的開發

2014年1月24日，台灣——Altera公司（Nasdaq：ALTR）今天宣佈，開始提供多種JESD204B解決方案，設計用於在使用了最新JEDEC JESD204B標準的系統中簡化Altera FPGA和高速資料轉換器的整合。很多應用都使用了這一種介面標準，包括雷達、無線射頻前端、醫療成像設備、軟體無線電，以及工業應用等。Altera的JESD204B解決方案包括工業最新資料轉換器的矽智財（IP）核心、參考設計、開發板和互通性報告等。可以透過線上資源中心獲得這些非常全面的JESD204B資源，用戶利用這些資源可以立即開始採用JESD204B架構的序列介面的開發工作，而設計人員能夠靈活的選擇最符合系統功率消耗和性能需求的FPGA和資料轉換器。

JESD204B是高速序列介面標準，採用FPGA和類比數位轉換器（ADC）以及數位類比轉換器（DAC）時，可大幅地簡化電路板設計。Altera與主要的資料轉換器供應商進行了元件互通性驗證，包括，Analog Devices公司（ADI），以及德州儀器公司（TI），並主動與很多其他資料轉換器公司進行互通性驗證，進而擴展了產品供應。Altera提供的JESD204B解決方案支援其最新的28 nm產品，包括高性能Stratix® V FPGA；中階Arria® V FPGA和SoC；低功率消耗、低成本Cyclone® V FPGA和SoC。

作者: globe0968 時間: 2014-1-24 01:05 PM
Altera公司軟體和IP產品市場總監Alex Grbic評論表示：「我們與業界領先的合作夥伴密切合作，為FPGA行業交付最全面的JESD204B產品。我們提供經過驗證的元件互通性報告、成熟可靠的IP，以及多種參考設計和開發套件，客戶能夠迅速評估採用JESD204B架構的序列介面，並整合到他們的設計之中。」

Altera是唯一提供JESD204B IP的FPGA供應商，這樣，用戶可以從單一來源實現實體層、資料連結層和傳送層。IP符合最新的JESD204B標準，可在12.5 Gbps下運作。可以從http://www.altera.com/jesd204b上看到展示視訊以及完整的互通性報告。

Altera JESD204B資源中心
Altera在網站上設置了一個JESD204B資源中心，簡化了對業界領先供應商提供的資料轉換器的評估和選擇。透過這一個資源中心，客戶可以找到關於Altera JESD204B解決方案的很多資訊，下載並評估JESD204B IP，檢視元件互通性報告和特徵報告，還可以下載參考設計。也可以在Altera JESD204B資源中心觀看展示視訊，詳細介紹了在幾種系統中使用的硬體，以及如何進行設置。Altera提供免費的技術培訓課程，幫助設計人員透過Altera高速序列IO和相關的軟體工具來熟悉相關工作。JESD204B資源中心位於www.altera.com/jesd204b。

價格和供貨資訊
現在可以提供Altera的JESD204B解決方案，包括經過全面測試的成熟可靠的IP、參考設計和開發套件等。

作者: sophiew 時間: 2014-2-10 09:10 AM
標題: DesignCon表揚Altera出色的FPGA和SoC創新
Altera的14 nm Stratix 10 FPGA和SoC以及ARM DS-5 Altera版SoC工具套件
贏得兩項2014年設計創意獎

2014年2月7日，台灣——Altera公司（NASDAQ：ALTR）今天宣佈，其創新的FPGA和SoC技術在DesignCon 2014上贏得了兩項設計創意獎。Altera的下一代14 nm Stratix 10 FPGA和SoC贏得了最佳半導體和IP獎，ARM® Development Studio 5 (DS-5™) Altera版工具套件贏得了最佳設計驗證工具獎。在聖塔克拉拉會議中心舉行的DesignCon 2014大會期間，Altera出席了這一場頒獎典禮，並領取了兩項設計創意獎。

設計創意獎始於2005年，主要頒發給最獨特和對業界最有益的技術、應用、產品和服務等，並根據創新性、獨創性、市場影響、客戶受益情況以及社會價值，來提名設計創意獎候選名單。

DesignCon，UBM Tech的技術總監Janine Love評論表示：「從所有這些創新產品中選出最終獲勝者，的確讓評審委員們難以取捨。最終，我們的2014年獲獎者是其各自領域中最出類拔萃的。」

作者: sophiew 時間: 2014-2-10 09:10 AM
Altera的下一代高性能Stratix® 10 FPGA和SoC在性能、低功率消耗和系統整合方面具有突破性的優勢，受到了評審委員們的表揚。Stratix 10 FPGA和SoC採用Intel的14 nm 3D三柵極電晶體技術，設計支援性能最好、最節能的應用，包括，通訊、軍事、廣播以及電腦和儲存市場等應用領域。Stratix 10 FPGA和SoC採用了新的高性能架構，核心性能比目前的高階FPGA高出兩倍。對於功率消耗敏感的應用，Stratix 10元件的功率消耗比目前的高階FPGA低70%。Stratix 10 SoC整合了64位元四核心ARM Cortex™-A53處理器，是業界最通用的異質架構運算平臺。

Altera的ARM DS-5 Altera版工具套件消除了整合雙核心CPU子系統與Altera SoC元件中FPGA架構的除錯壁壘，進而也得到了評審委員們的好評。對於ARM架構，DS-5 Altera版工具套件含有最先進的多核心除錯器，可適應FPGA中的邏輯功能。工具套件透過標準DS-5使用者介面，為嵌入式軟體發展人員提供了前所未有的全晶片視覺化和控制功能。

Altera公司企業策略和市場資深副總裁Danny Biran評論表示：「創新推動了Altera的發展，讓我們能夠最大限度的發揮矽晶片和軟體解決方案的優勢。創新技術增強了我們客戶的最終系統，提高了他們的設計效能。在這個創新的時代，Altera始終站在行業發展的最前端。」

作者: innoing123 時間: 2014-2-27 01:39 PM
Xilinx為業界第一款All Programmable MPSoC元件推出UltraScale多元處理架構
下一代 Zynq UltraScale MPSoCs可讓合適引擎進行合適任務提供更多超越製程的可貴價值

美商賽靈思(Xilinx, Inc.；NASDAQ：XLNX) 今日於德國紐倫堡舉辦的嵌入式電子與工業電腦應用展 Embedded World中，宣布為其下一代Zynq® UltraScale MPSoC系統單晶片推出UltraScale™多元處理 (Multi-Processing, MP)架構。全新的UltraScale MPSoC架構以業界盛名的Zynq-7000 All Programmable SoC系統單晶片產品系列為基礎，進一步擴展了賽靈思 ASIC級UltraScale FPGA和3D IC架構，實現以「合適引擎進行合適任務」的異質多元處理技術。Zynq-7000推出之際讓賽靈思成為業界第一款All Programmable SoC的發明者， UltraScale MPSoC的問世，讓賽靈思又開始了業界第一款All Programmable MPSoC的發明。

這個全新的All Programmable MPSoC架構可為處理器提供32到64位元的擴充能力，並可支援虛擬化，結合軟硬體引擎進行即時控和圖像/影像處理、波形與封包處理、新一代的一致性互聯和記憶體、高階電源管理，以及可提供多層防護、安全性和可靠度的加強技術。UltraScale MPSoC架構結合了異質多元處理技術和業界最快速的FinFET技術 (採用台積公司16奈米FinFET製程技術)，以更低的系統功耗實現了眾多突破性的系統效能與整合度。

這些全新的架構特性可與Vivado®設計套件和抽象化設計環境配合使用，可大幅簡化程式設計和提升生產力，包括C、C++及OpenCL的設計抽象化、來自Mathworks和國家儀器 (National Instruments)的第三方系統級抽象化軟體，以及IP式設計抽象化及自動化設計。這些設計環境可透過軟體為現有標準的28奈米 Zynq-7000 All Programmable SoC元件進行轉移。全新的MPSoC架構擁有持續擴大中的Zynq元件產業體系之眾多支援，其中包括軟體、中介軟體、OS支援、除錯器及IP 工具、基板和設計服務等。

作者: sophiew 時間: 2014-4-9 02:33 PM
数字IC设计工程师
公司：A famous IC company
工作地点：上海

岗位职责：
负责各种IP（图形图像接口、图形图象处理、视频编解码、DDR存储接口、Flash接口、USB接口等）的设计、时钟复位模块的设计或者SOC相关的集成设计、系统设计、架构设计。

职位要求：
1、硕士及以上学历，电子、通信、计算机或微电子专业；
2、熟练掌握Verilog、SystemVerilog等语言的编程，有扎实的数字电路基础；
3、有1~2年的相关工作经验；
4、具有较强的学习能力、沟通能力和良好的团队合作精神；
5、在以下相关的模块或接口（其中之一）有一定的工作经验：图形图像接口、图形图象处理、视频编解码、DDR存储接口、 Flash接口、USB接口等
6、有大型SOC芯片的研发经验者优先考虑。

作者: amatom 時間: 2014-4-14 10:18 AM
萊迪思打破成規推出ECP5 FPGA產品系列適用於大量小型基地台、微型伺服器、寬頻連線與影像應用
-新產品系列採用最小封裝讓成本降低四成、功耗減少三成、功能密度提高兩倍滿足快速成長的大量市場獨特需求-

(台北訊，2014年4月10日)  萊迪思半導體 (NASDAQ: LSCC) 今日發表 ECP5™ 產品系列，適用於小型基地台、微型伺服器、寬頻連線、工業影像及其他大量應用，低成本、低耗能與小封裝均為各項應用發展的關鍵。ECP5 產品系列打破一般 FPGA 成規，提供工程師以 SERDES 為基礎的解決方案，可快速增加功能與特色，搭配 ASICs 或 ASSPs，不僅降低開發風險，同時迅速克服上市時程延宕的問題。

萊迪思改良 ECP5 產品系列架構，希望提供 100k LUTs 以下等級最佳的價值，發揮各項重要功能，做為 ASICs 與 ASSPs 的輔助晶片。本產品成本較競爭對手的解決方案減少四成，改良項目包括以 LUT4 為基礎的邏輯區域、路由架構及雙通道 SERDES，以節省矽晶元件，亦改善DSP區塊，讓資源效能最高改良四倍。

萊迪思半導體董事長兼執行長 Darin Billerbeck 表示，ECP5 產品系列突破 FPGA 密度、功耗及價格均高的成規，今日隨著行動基礎架構發展，電子業各類別均追求小尺寸、低功耗，萊迪思最新產品系列提供客戶搭配 ASIC/ASSP 的晶片，迅速跨越開發障礙。

由於次世代電信系統逐漸遍及全球，驅使小型基地台更加普及，網絡接取設備逐漸商品化，影像顯示技術也不斷演進。在這些應用中，FPGA 若能達到小封裝、低成本及低功耗的目標，將有助排除許多發展障礙，例如 ASIC 的發展成本與時程，或是 ASSP的彈性與普及。

作者: amatom 時間: 2014-4-14 10:18 AM
TRIAX A/S 為全球類比與數位廣播電視訊號接收、處理及分配的產品製造商，該公司產品總監 Peter Lyhne Uhrenholt 指出，在 TRIAX A/S 即將上市的產品中，ECP5 產品系列滿足所有連結解決方案需求；在新品設計階段，尺寸、功耗及成本都面臨極大限制，ECP5 產品系列提供所需的彈性與功能。

在無線與有線應用中，ECP5 產品系列均可提供 FPGA 解決方案，在小型低成本封裝內，建構資料路徑與介面，ECP5 FPGAs 提供戶外小型基地台所需的彈性連結且成本極低，也能在 10mm x 10mm 的封裝環境內，打造智慧小封裝可插拔 (SFP) 收發器解決方案，包括整合運作與維護等寬頻連線設備。

除了通訊領域，ECP5 裝置也為微型伺服器提供低成本、低功耗 PCI Express 旁波帶連結。在工業攝影機方面，ECP5 FPGAs 能夠在用電量低於 2W 的裝置內，滿足所有影像處理功能需求。

在業界現行的 FPGA 產品組合中，只有 ECP5 能夠在 10mm x 10mm 封裝內，同時兼具85k LUTs 與 SERDES，功能密度比競爭對手的解決方案高一倍。封裝引腳 (Smart ball) 減少後，與現有PCB技術封裝整合將更為簡單，以降低系統整體成本。

新產品改良後，功耗較其他 FPGA 解決方案減少三成，包括 SERDES 等個別區塊的待機模式、動態 IO 觸排控制器及降低運作電壓等。ECP5 讓單通道 3.25Gpbs SERDES 功能功耗只需 0.25W 以下，四通道 SERDES 功能功耗只需 0.5W 以下，即可支援多種介面標準，如 DDR3、LPDDR3、XGMII 和 7:1 LVDS、PCI Express、Ethernet (XAUI, GbE, SGMII) 及 CPRI 等。

供貨
ECP5 FPGA產品系列現已推出，由Lattice Diamond® 軟體工具 3.0 版支援。裝置已推出，試量產預計自 2014 年 8 月開始。

作者: innoing123 時間: 2014-9-9 01:53 PM
標題: 賽靈思於IDF 2014展示提升資料中心效率的Smarter解決方案
美商賽靈思 (Xilinx, Inc.；NASDAQ：XLNX)宣佈於今日登場之2014年英特爾科技論壇 (Intel Developer Forum, IDF) 中展示可提升資料中心效率的Smarter解決方案。透過一系列實作，賽靈思將展示各式可適用於新一代資料中心的尖端高效能快閃儲存和FPGA加速解決方案，其中包括賽靈思的加速參考設計方案和針對FPGA的OpenCL開發技術。這些先進的All Programmable 28奈米和 20奈米FPGA元件解決方案，有助操作人員提升整體資料中心效率和容量、獲得最佳的投資報酬率及降低各種操作成本。

賽靈思於IDF 2014的技術展示內容包括：

· 加速Key-Value資料庫應用

賽靈思展示廣泛應用的Memcached 和 NoSQL等Key-Value資料庫之作業負載加速引擎，可同時大幅降低延遲率和提升每瓦效能比，並支援在OpenCL開發環境運用各種賽靈思元件和Vivado® HLS開發工具。此項解決方案採用All Programmable Virtex®-7 FPGA 元件的Alpha Data ADM-PCIE-7V3開發板。

· 採用Kintex-7 FPGA 元件實現NVMe 快閃儲存平台

這項展示是在賽靈思Kintex®-7 FPGA開發平台上執行的非揮發性記憶體 (NVMe) 快閃儲存解決方案，展現完全符合NVMe 1.1規格的介面。該展示運用賽靈思優異的SerDes效能與功耗最佳化的FPGA解決方案，並可為快閃儲存市場提供最新的業界傳輸協定。

作者: sophiew 時間: 2014-11-7 11:21 AM
Xilinx擴充20奈米Kintex UltraScale產品陣容
鎖定資料中心加速、視訊及訊號處理的最高要求應用
Kintex UltraScale KU115 FPGA元件現已出貨

美商賽靈思 (Xilinx, Inc.；NASDAQ：XLNX) 今日宣布Kintex® UltraScale™ KU115 FPGA正式出貨，並擴展其20奈米產品陣容。作為Kintex UltraScale系列的旗艦產品，這款KU115元件不僅在單一可編程元件中提供了最多的數位訊號處理器(DSP)數量，更可提供加倍的數位訊號處理資源。經過DSP最佳化的KU115 FPGA元件，鎖定資料中心運算加速及訊號處理應用，例如資料中心、視訊與醫學成像、廣播系統以及雷達等。 KU115已陸續向多家客戶出貨，這是賽靈思成功出貨的第四款20奈米UltraScale元件。從越來越多客戶相繼採用UltraScale系列及他們的回饋顯示，UltraScale系列能夠為賽靈思客戶帶來絕佳的價值，其中有Google地圖工程師表示此款元件對繪製全球地圖極有幫助。

Kintex UltraScale KU115 FPGA針對從浮點到定點運算的各種DSP密集型作業進行最佳化。除了可為對稱式濾波應用提供多達8,181 GMAC，這款嵌入式DSP模塊更具備適用於高解析度影音編碼的各種加強功能、可支援有線通訊系統及常用於複雜濾波與算數編碼的前向錯誤修正(FEC)與循環冗餘檢查(CRC)功能。隨著每個運算作業的資源使用率提升，KU115的最佳每瓦效能比可滿足各種處理密集型系統嚴格的功耗和散熱需求。結合Vivado® 高階合成 (HLS)技術及賽靈思的OpenCL軟體定義開發環境等高層次抽象化工具，KU115系列元件可在設計和建置各種DSP密集型演算法時提供完整的解決方案，將運算瓶頸降到最低。

Kintex UltraScale FPGA元件提供多達116萬個邏輯單元、5,520個最佳化DSP slice、76MB BRAM、16.3Gbps背板型收發器、PCIe® 3.0硬核模塊、整合式100Gb/s 乙太網路MAC 與150 Gb/s的Interlaken IP 核心、以及可以2,400 Mb/s運作的DDR4記憶體介面。Kintex系列在28奈米元件中建立了具備最佳性價比和最低功耗的全新中階元件典範，並可為20奈米元件提供最高的DSP數量。

歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/)