Chip123 科技應用創新平台

標題: DLL vs. PLL [打印本頁]

作者: taofeng    時間: 2009-7-25 07:46 AM
標題: DLL vs. PLL
请问同�用DLL和PLL架构�计的频率综合器, 为什么一般DLL(或者说全数字的)要比PLL的功耗要低? 是由于DLL没有VCO的原因吗??* @0 }2 x6 c  Q8 u; Q3 }$ p
! X8 N9 m  h& U$ g# {
谢谢!
作者: super    時間: 2009-7-27 12:17 PM
DLL也是有VCO 只是他用INVERTER TYPE作VCO ..
% y4 f8 F+ w, n6 p" L我是認為應該是 INVERTER TYPE的VCO 本身耗電就小 而LC 的VCO 耗電量大 ,,
+ w- I" s& z8 Y# R+ Q! N; k這是我的淺見 不知道其他人有無其他見解.
作者: afor    時間: 2009-7-29 12:09 AM
DLL 的delay cell基本上不叫VCO而是稱為VCDL(voltage control delay line)
作者: gyamwoo    時間: 2009-7-29 07:45 AM
是因為invertor type的vcdl是處於on/off的訊號,而LC的MOS是處於sat/tri的使電流一直時都有。5 D8 n% K2 _! ^  L5 o( k
可以這樣說它們power相距甚大的原因嗎?
作者: semico_ljj    時間: 2009-7-29 11:46 AM
我觉得在高速情况下,VCDL的耗电也不低!可能VCDL工艺上实现比LC简单吧
作者: layes2    時間: 2009-7-30 12:24 PM
DLL 's area should less than PLL# T+ D4 n, H9 E3 X2 E
and more stable. (90 degree)6 P5 B7 ]; v. z% |+ K
other things are the same.
作者: finster    時間: 2009-8-3 01:17 PM
DLL是利用delay cell來產生出所需要的phase,如同afor所言,它是藉由電壓控制來調整delay time為多少的一種架構
% E% [1 F7 Q3 s9 ~, g  M7 P/ M而PLL基本上也是一種藉由電壓控制來產生出振盪頻率的一種架構,不過,它是close loop的一種方式
( i7 Q( A, S/ N. s6 Z其實,DLL和PLL兩者非常接近,就以應用層面來說,PLL的應用層面會比DLL來的廣一些
8 D2 t# V: o7 b+ p0 y5 M& QDLL和PLL都可以由純數位來實現,不過,一般來說,PLL還是比較適合用類比的方式來實現
4 t. F+ C: M& D* ^  k+ A而DLL,就以我個人的使用,可以為類比,也可以為數位,不過,我個人比較偏向用類比的方式來實現,而它的耗電,其實兩者的耗電差不多,但若是用純數位來實現,當然是DLL會比較省電
6 o% \5 B7 N. X6 V2 m0 r而DLL的VCDL,其實你可以把它視為VCO的一種變形電路來看待會比較容易理解
作者: einsect    時間: 2009-9-2 03:59 PM
標題: 回復 6# 的帖子
謝謝" `% e5 Y* W& i+ x) T
對我獲益良多/ R& [! M1 A7 n& s5 ~6 C  h
我也在研究這個東西
3 n& X/ i/ U" o5 p6 ^9 Z3 m感恩
' j: l5 b/ H2 _7 P~~~~~~~~~
作者: c2467    時間: 2010-1-24 10:23 PM
謝謝大大的分享~知識因分享而壯大!
作者: oric    時間: 2010-1-25 07:38 PM
版主講解的很清楚~讓我受益良多~感謝
作者: p12345q1    時間: 2021-12-21 04:45 PM
最近在研究PLL與DLL, 感謝大大無私分享!!




歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/) Powered by Discuz! X3.2