原帖由 小包 於 2009-10-19 12:50 PM 發表
hi~他的意思是說你的pmos沒有達到latch up的rule,上面有說明你的pmos到bulk GR要小於20um,所以你每40um就要一個n+GR。
原帖由 motofatfat 於 2009-10-19 10:01 AM 發表 & t& J9 H2 W( K0 z! Y
這個問題是 body 離太遠 不是 NWELL 畫太大
應該是中間的MOS 離邊上的 BODY 超過 20 UM
看能不能在中間 跑線的下方加 N+ OD 當BODY M. t; A _6 i& n
由兩旁加 CONT 和 M1 中間沒有 也 還好
試試看ㄅ
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/) | Powered by Discuz! X3.2 |