Chip123 科技應用創新平台

標題: VCO phase noise在近端为什么是正的 [打印本頁]

作者: adele 時間: 2009-10-21 04:16 PM
標題: VCO phase noise在近端为什么是正的
不知大家注意没有，在作VCO phasenoise仿真时，总是发现在近端，大约几十Hz以下处，phasenoise的值是正的，然后随着频率的增大再变成负值，不知这是为何？
是低端的值不可信，还是有其它的算法上的原因？

作者: adele 時間: 2009-10-21 04:23 PM
更正一下，没有几十Hz那么大，是几Hz以下。
我仿出来的一个例子，就是1Hz处，15dBc/Hz. 10Hz处，-15dBc/Hz。100Hz处，-45dBc/Hz.........

作者: filtershaoyong 時間: 2009-10-25 11:25 AM
在如此低的频率下，模型已经不准了，仿真值不可靠。

作者: ssupinma 時間: 2009-10-26 11:30 AM
非常低頻時VCO phase noise 與1/(f^3)成正比
於是有你所見的大約 30dBc 每10 time frequency 的變化

實用上這個數值並不重要
在PLL的例子下低頻時整體的noise 大部分不是來自VCO
不是lock 的時候 VCO frequency offset 比這個值更重要

作者: adele 時間: 2009-10-26 04:26 PM
请问楼上，“不是lock 的時候 VCO frequency offset 比這個值更重要“这句话怎么理解？

作者: adele 時間: 2009-10-30 09:56 AM
还有就是，假设100Hz算出来的值是可信的，是10dBc/Hz。那根据Hajimiri模型算出来的，低频处应该-30dBc/10倍频，那么10Hz处应该是20dBc/Hz，那么这个值变成正的了，是说明spectre工具仅仅是要满足Hajimiri模型而计算，并未考虑到实际情况不可能出现正值的情况？

作者: daodai 時間: 2010-5-21 07:54 PM
低频是不准的都是外推出来的而且vco 也不需要关心那么低频的相位噪声基本是关心一下100k 1M 10M 就可以了因为从整个pll的相位和各个模块的相位贡献来看小于1K是由晶振决定 1K到100K是由pfd cp 决定 vco决定带外噪声（1M-10M），当然要看你带宽的

作者: macrohan 時間: 2010-5-31 02:45 PM

低频是不准的都是外推出来的而且vco 也不需要关心那么低频的相位噪声基本是关心一下100k 1M 10M 就可以 ...9 p/ [% p3 ]& l" W1 Z0 A- C3 ^
daodai 發表於 2010-5-21 07:54 PM

嗯，顶一个，正解。

作者: filterlife 時間: 2012-4-11 08:24 PM
低频的时候flicker模型功率是无穷大了~~

歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/)