Chip123 科技應用創新平台
標題:
layout到快沒信心了~
[打印本頁]
作者:
ynru12
時間:
2010-1-31 11:04 PM
標題:
layout到快沒信心了~
最近接一個adc的案子，從去年的25日，弄到現在，都還沒弄好
* Q% a7 |3 W1 t3 R% n
弄到現在光是看到layout，就很頭痛。雖然各個block都有，也都修改好了，但是當初做的人
- o& i% k: G$ r" L
卻是東拆西拆的，雖然各block有8成的完好度，但是東拆西拆的電路，卻是雜散的，找地方放。
9 Z$ H7 C5 T, d" {
弄到現在真的是越做越沒信心，心情越做越 down。更慘的是tapeout日子都快到了。
" u- b! q# v( ^6 v U/ o6 b# M
" X ]9 s$ r5 \! E0 [6 o' b/ c
想請問一下，如果各位前輩們，如果接手的案子中，如果是像這樣子layout的各block只有八成的完好度的話
. x+ G/ a3 F! {5 H# ~# y9 a
你們會怎樣做?? 整個floor plan的擺放位置，跟前一個adc又不同的話，你們又會怎處理??
作者:
wiwi111
時間:
2010-2-1 01:41 AM
1散的block 重做會比較快,不然你trace 出電路時時間就會花很久.
5 @8 h. c6 c: n: N }0 u
2做出後再給designer PEX 去post-sim 就可以.
作者:
小朱仔
時間:
2010-2-1 02:36 PM
接別人的如果電路小我會重新Layout
6 v/ c4 R/ e4 `( d5 \5 I
如果是大電路那只好硬著頭皮做囉~~
9 G" m% h+ v3 K- H( e
* Q0 g: S4 T4 ~( |2 I5 @
加油~~
作者:
Helena67
時間:
2010-2-4 02:17 PM
回復
1#
ynru12
' `) p, J, z* y
* R! @- _' t$ ~) Z" z) @( H
6 J5 A) K& N, C$ t6 w
Hello~我可以了解你的感受~但是請您加油支持下去~等到結束後~你的能力會更上一成的~努力會有代價的~我前年也有碰到類似的問題~那時以為自己快撐不下去了~還好我師傅有在旁邊~我們就一邊做一邊"暗"
- m" f. |9 E) Y3 [( m
的做完~做完後~真的覺得有跟以前的自己不同~現在我雖然不是很厲害~但是~加油~咬著牙~撐過~加油喔~
作者:
bbgangan
時間:
2010-2-7 02:32 PM
回復
1#
ynru12
% T4 Q+ P5 h d
4 t U, d8 Q- s. o5 H
加油阿! 撐過去就開心了!!
作者:
zg8312
時間:
2010-2-8 03:15 PM
一定要有耐心，总会过去的。平静的心最重要！
作者:
jkchien
時間:
2010-2-18 06:32 PM
回復
1#
ynru12
/ C8 P. e' b+ h4 A$ a. y# C
# c' n2 o5 d, i$ q( B' m1 E
% F1 b8 L! ?3 ]$ @
佈局工作就是要具備靠自己去完成的能力和觀念，從專案規劃、floor plan、執行佈局工作、whole chip routing & verify。如果有他人幫忙也要盡可能自己完成才會有真正的體驗。
$ Y7 V( S; H2 @: {) V l$ L8 M
承接案子有兩種，一種是完整專案晶片，你可以憑藉經驗和電路設計觀念去做好floor plan，再開始你的佈局。另外一種是承攬外包案，客戶會給予舊的參考檔案，也許會提供floor plan
1 [( ?% E3 W. z
你只須做好佈局即可。
) ~& q9 n8 s( G1 u, Z0 ?# x6 F
但是大多數的案子都需要進行佈局最佳化，以期獲得較小的佈局面積來降低成本，所以會將大部分的重要電路集中佈局，比較不重要的電路就會拆開找空間放。大部分Fully Layout會是如此。要知道電路如何拆解就需要了解電路設計，可惜大部分的Layout engineers 欠缺電路設計觀念，甚至對製程技術也非常陌生，因此只是按照過去或是別人的圖形參考與複製。當遇到不同電路和floor plan時就會漫無目標，並且想要用抄襲方式去進行佈局，如此就會需要了解哪些電路被切割移動到其他地方，這會讓你花非常多的時間在了解他人的佈局，因此進度嚴重落後降低工作效率，在時間壓力下，會覺得無力感。
# w; q/ Y8 D X9 ]$ _4 S
8 \8 {& ]$ ]8 F" m1 {! g
這樣看來似乎是承接專業能力與經驗不足以解決的案子，這是成長的機會，可以藉由他人的協助，自修或是進修，建議找專案經驗豐富的人協助，並且瞭解佈局設計原理
# U: A/ P, R! g/ V8 K
切記！年資不等同於經驗，有些人做了很長的時間卻僅有個位數的專案經驗，有些人速度快，短短幾年就有幾十顆佈局專案經驗，佈局最不好的行為就是對著螢幕發呆，如果工作是沒有章法，那麼就會亂成一團。
8 |5 Z! P1 }8 f# T
$ ^8 D1 ? _( O: P
ADC是很簡單的電路元件，應該不需要10個工作日就可以完成，如果有空可以用原電路圖，進行不同條件的佈局，就可以累積更多經驗
6 Z( L) {- f. }; j: m
也請小心ADC有位元的問題，只要沒有處理好佈局，恐怕會有1~2位元無法正常動作。
, q, u0 p0 C6 ]( U
% N; t8 A; a/ w: d
簡老師
作者:
semico_ljj
時間:
2010-2-26 09:21 AM
分享的不错。。。
作者:
childebaby
時間:
2010-2-27 01:41 AM
這個分享 很實在 ...
. P( j9 @2 ?2 V: [ D
"佈局工作就是要具備靠自己去完成的能力和觀念，從專案規劃、floor plan、執行佈局工作、whole chip routing & verify"
作者:
jacky_123
時間:
2010-3-3 10:36 AM
加油!撐過就是你的~經驗是靠typeout的多寡.
作者:
cooky0818
時間:
2010-3-4 04:37 PM
本帖最後由 cooky0818 於 2010-3-4 04:38 PM 編輯
& s: s( H" X5 S/ [3 b1 x
4 Z1 O: U- b9 a. w7 r1 n
加油!撐過去喔...
. v5 L, L3 ?* B6 n5 }7 b
. S% E* h- a- O9 p& F* t1 b
layout常常會遇到修改其他人的block
' \6 @( ?# q8 E. w
" n& q2 T; v" }
定下心來...一件一件事情分開處理....
" A$ t5 b3 v9 y( k
7 }3 ?2 z8 C0 B
加油...
作者:
yuya
時間:
2010-3-18 11:07 PM
我現在也是新手菜鳥~
) A3 e6 L$ c5 U, ^2 t/ J
現在都是接修改的IP居多,
; n/ u: _, A+ \6 v# W( x7 X
現在就遇到散的~要修改又要新增device~
7 Q* w- e* t. _/ |% K
呼~只能靜下心來了解他的電路分布再進行下一步嚕~
8 U. t$ C! k% B
現在的我正在努理累積經驗中!!
# v& B% V+ X7 R# v3 I
希望哪天能讀當ㄧ面嚕!!
作者:
yuany
時間:
2010-3-19 08:54 AM
本帖最後由 yuany 於 2010-3-19 08:58 AM 編輯
0 T( K. m- B3 l5 H; T8 o1 c6 i3 x( x
" F: I. \% R. ?* J/ T# d. B
关键是你的心态问题啦~~~
4 e3 s. y! y* k
在连线的时候不要想太多~~也不要去想什么时候tapout
( R# f0 l* c( f1 Z
因为你想的越多，浪费的时间也越多~~
3 v" a, I# _1 O' A! z) H7 O/ j/ O
6 G [9 ?2 K' j* {! {$ I* G+ Z8 t/ e
另外开心你也得画完,不开心你也得画完，你觉得怎么选择会好一点呢！
作者:
freeson
時間:
2010-3-20 10:58 PM
加油加油! 先從subckt開始...從小的部分驗證...做一些DRC/LVS先求對~ 再去壓一些面積或效能去求好!
7 [$ Y9 v* }' @: Y
相信一定能慢慢做完whole chip! ^^"
作者:
bernie820
時間:
2010-4-7 08:07 PM
如果是我
5 z- M7 b+ N6 R% |+ f/ T6 M
. u0 h" a. X& j5 F3 a* n. E
我會先把原始的佈局看一次
, K: X* u7 _" R* v {" D
) z2 k$ o; s1 J9 `
然後重lay!
& Y$ b4 F$ O4 {& ^
1 I9 n F- ]+ ?4 K( `
因為不是自己畫的
1 C9 | C! D$ P( k- o6 a
會很沒有感覺...
$ [8 l/ v. z: a r' Y+ h X
只會越做越糟!
* V {8 D3 ~) p. g2 H
然後就是浪費時間!
) h9 @$ V* U* d* M U% A
最後還弄錯!
# X0 a& L+ @9 j7 E8 Q+ o3 c
& {. P9 o ?9 [+ O
不如一次搞好
' m6 E& G3 K# B% A, `
自己重來
& ^; g. `4 k4 x" Z& \
這樣一來
$ C" K3 s- j; o4 u# X$ J" u% y4 X
就算rd要改善電路
6 n- g8 b5 o! f7 Z; _
你也可以馬上知道改何處!
作者:
bigputin9527
時間:
2010-4-22 06:31 AM
真的 最近接觸到的都是修改block 本來也有點不知所措
) f9 {+ d9 o7 N, W0 W
% a$ I6 S: |2 L( n0 s9 y+ C+ _
看了大家的建議 希望我也能馬上進入狀況
作者:
592gigi
時間:
2010-5-21 11:11 AM
大家一起加油吧，我感觉静下心来就好了
作者:
qdicc
時間:
2010-5-23 08:36 PM
淡定。淡定。淡定。淡定。淡定。淡定。
作者:
A52030999
時間:
2010-5-26 01:57 PM
先RUN各個BLOCK...看缺那些~
4 ?2 I7 p$ W2 A0 }: ~. r9 Y
若槁不出頭緒就把整顆CHIP丟下去RUN...
作者:
ad65b
時間:
2010-5-28 01:21 AM
恩 最近也在學layout 想到頭腦快爆炸了
0 h; K0 Q0 Z2 W8 ~
1 O" |: w; S5 L8 Z5 l
加油吧
作者:
Dorara
時間:
2010-12-28 10:55 AM
回復
7#
jkchien
% @) n4 e& y* b* K
+ A' g9 W# d3 N9 o, V/ r7 t
5 u# C: C' j% t- }! a5 G/ \2 S3 w5 ` H) h
感謝回覆,使我的觀念更加清晰了~謝謝
作者:
瓦片小屋
時間:
2011-1-20 03:10 PM
回復
7#
jkchien
' u, ^( d$ @& U4 ?3 l; p, v& x# O
6 p4 k5 Q$ _; W6 t; v& C
# r, Q4 ]3 i, \& `
这位仁兄说的很好，
作者:
telehor
時間:
2011-2-13 01:01 PM
加油阿! 撐過去就開心了!!
作者:
terriours
時間:
2011-2-15 04:50 PM
我以前也总是遇到这样的事情，因为我是做top的。在tapeout的时候时间很紧，但是又有很多模块还都不完全，我的解决办法是这样的：
4 Z7 V" ^% n9 j
第一步：我会把每个底层的BLOCK做一次DRC和LVS，这里要有耐心，不能急躁。每个模块过了开始第二步；
3 X( L& h7 Q( s
第二步：将每个模块按照既定的floorplan拼到top，做一遍DRC，DRC 过了开始顶层的布线，这一步结束后开始做最后的top的DRC，LVS。
8 N2 m+ Z$ P0 M3 G
总之我觉得layout本来就是一份考验耐心的工作，不妨把复杂的工作分成很多小的步骤，我们按部就班、有条不紊的去完成，这样就不会觉得太累。
" S* p" R/ a% |# j' b: R
希望能缓解你的压力，让你重拾信心。
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/)
Powered by Discuz! X3.2
