Chip123 科技應用創新平台
標題:
設計問題
[打印本頁]
作者:
m851055
時間:
2010-9-11 05:39 AM
標題:
設計問題
在設計電路時，NMOS Drain接電源16V(使用NMOS 16V 製程)，
! H5 \; |* G* q" }
C. j6 `6 ^8 z8 c7 G+ \; b/ H
Source端及Body端接GND，而Gate所接之電路此時不會給gate任何
0 B4 z4 @9 D8 @2 x1 q( d4 f4 A
- ], w' Y9 M& I2 T1 J' _& {
電壓(包含GND)，但模擬Gate之結果，卻有約Vt值之電壓存在，請問
* E8 P u; \( \! t5 W% |4 p$ B
4 V4 P# T0 ]1 }' f0 q# f/ g
，這是為何?
# L: ^% m5 N: }2 g; V) c7 F0 d, a% ?
( g3 U4 q) N8 O& F* U
電路可以想像成一個NMOS，NMOS Drain接電源16V，
) m7 _; e3 ^3 I, f- X* e& \# B
6 k4 r% U3 |$ {0 l
Source端及Body端接GND，而Gate是所要看的結果。
作者:
hisanick
時間:
2010-9-11 01:25 PM
會不會是因為那點電壓 undefine 的原因，所以存在了 vt
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/)
Powered by Discuz! X3.2