Chip123 科技應用創新平台
標題:
請問一下DAC裡面OP問題?
[打印本頁]
作者:
s7923023
時間:
2011-7-28 12:13 PM
標題:
請問一下DAC裡面OP問題?
本帖最後由 s7923023 於 2011-7-28 12:17 PM 編輯
M9 ~. M# [0 F! n0 {
/ m& B6 u: D8 Y' J; t
因為日前在學校學習R-2R DAC構造，因為DAC出來的階梯波是由電阻和電流分壓出來的，那為何需要後面那顆OP呢?
* c: c- T5 t. f
" F8 _* S$ O; P+ d. u2 ~1 z& d
我使用HSPICE跑過模擬他輸出那端差別只有準位上升，看課本寫0000為0V,不過跑模擬時輸出端變成66mv (四位元5V)
- P) H/ u# p/ {2 z+ e& p) y1 Y5 h
1 j- G" X# `& M. F
所以很納悶的未何要加上這顆OP呢?
/ o* c, J5 w+ L2 B
+ O; T" k0 H1 U% H
另外這顆OP他追求的是增益還是甚麼其他效益呢?
作者:
lchuang
時間:
2011-7-28 02:23 PM
建議你如果對OP有所疑惑的話，你可以在不掛任何負載並且把OP拿掉看看.........
7 c" j6 d" W$ e* G0 _' M2 }
2 v) s5 f$ L+ z
觀察一下你會有什麼樣的輸出結果...............
/ N9 J1 w6 |4 D- [
" s, W/ f) @" _( {8 |, k$ k
至於你目前模擬的現象看來是OP的充放電時間還不太夠........
! s( Y! H- M4 ?9 G$ [
z; ^& o# J, K+ \
你可以把資料轉換的速度再放慢個十倍來模擬看看~~~~並且觀察一下OP輸出settle的狀況.....
作者:
s7923023
時間:
2011-7-28 03:09 PM
本帖最後由 s7923023 於 2011-7-28 03:15 PM 編輯
5 L) C" k8 K# c0 L) h) |: m; n
. s! Y& `( ~; w
回復
2#
lchuang
# Z, C$ \# h5 n, v6 ~4 J# R9 G" m7 u
' T% D% k7 f" I% [% S
1 s+ {$ l2 A9 H4 Z* J( |6 K; j. a
# _: V% O$ `/ O+ q3 w2 b2 y9 Y& N
[attach]13369[/attach]
3 W& J8 h W8 ?, z8 P( m4 B
把op和負載拿掉的波形
4 n1 p* @' ]$ N) Q9 b& O: T4 j
5 Z+ i9 }3 l7 V# R% P8 R3 r
" i9 J5 N5 U. z
[attach]13372[/attach]
! K4 h7 a3 ?9 K$ n
把負載拿掉後的波形
9 m) E/ E+ O% ?; L6 R8 s
' L) Z1 |" f6 i2 _ J7 e4 T# Q
因為以前做電子實習時,沒注意到他0000的時候準位會不為零,(當時想說有波形就好一v一)
1 a; ~( e* i; q- l4 ]1 b+ g
結果用spice跑得時候,發現0000的時候還是會有電流流過,不過比較納悶的是op再這個dac裡面的功能是甚麼？
. w# d& ~+ R4 y# r# }% r
因為未掛上op時,和掛上op時只是差個準位而已！
作者:
lchuang
時間:
2011-7-28 03:48 PM
簡單來說一下主動與被動元件~~~~~
- F! I2 Z5 u( h
! J D8 X$ \2 b2 ]/ b- _
被動元件：如電阻、電容and電感.....etc，單就一個電阻迴路來說，你可以讓電阻比值設計出你所要的電壓，
3 X' e, Y) o7 p5 r* r& D4 k- F2 L W
7 O; m- B- v# Q
但是問題就在於所謂的"負載效應"。PS：你可以去了解一下何謂負載效應~~~~~
# C3 I9 k( L/ T. \6 ?
3 C0 E! V, M! X" a
主動元件：簡單來說就是可藉由一個控制端(MOS的Gate or BJT的Base.....etc)來調整輸出電流~~~~
# O8 q' X2 y" F: o* G7 D
. K& ?; r+ K( j. {- V- ~
依照一個固定W/L的MOS的線性操作區間(ex.When G=1V，那麼Vds有所謂的電壓輸出區間)~~~~~
7 z1 K$ H4 r8 d' J4 Y) d" N
. s; d) g* b, S! o8 {* R
至於你所謂的OP其實就是一種放大電路，一般電壓in電流out的OP所俱備的特性你可以藉由一個
; C P+ s2 ?' D, ^8 N8 ?
6 D/ d! W7 K9 H+ ]/ L+ o2 Y
"理想電壓、電流源"觀念去推出OP輸入電阻越大越好，而OP輸出電阻也該越小越好~~~~~
) P( A, P7 w" w
5 g/ M+ M) h+ r6 h$ w, ?* |% I
至於你加入OP後的模擬為何會出現0000不是零伏的現象，
% y/ u- o C2 U! `3 ?4 U
x; K$ q" k; r$ P0 O3 W
應該就是OP本身有一些MOS並沒有在飽和區操作所產生的現象，
P. s0 b% {' H$ X# [2 _* ^
. p# M: n( Z# l& l+ W7 Y' n
只是不曉得你現在是否有開始學習積體電路設計相關知識，不然這些要解釋清楚真的很費工....^^"
作者:
s7923023
時間:
2011-7-28 04:43 PM
回復
4#
lchuang
5 n# A$ n: I2 Q; b
8 C- k& _1 g8 V0 n
謝謝>"<
, ?; D1 L/ v7 S/ G+ F1 z
" W! @0 X0 H4 V2 M
書讀的太少，學電路設計的真的要看很多書!!
作者:
oric
時間:
2011-8-5 05:45 PM
請問~OPA的輸入是PMOS or NMOS 另外OPA是接成unity-gain buffer嗎
0 P' x6 l3 L; [* C
負載是單純電容? 有去算過OPA能推出多少電流???
4 e |9 J7 }& P" Y0 E! k! D
R-2R DAC輸出經過OPA位準有改變應該是OPA本身的systematic offset 影響通常不會很大吧~尤其是只有四bit
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/)
Powered by Discuz! X3.2