Chip123 科技應用創新平台
標題:
Design rule change
[打印本頁]
作者:
yhchang
時間:
2008-2-20 01:53 AM
標題:
Design rule change
※ 引述《angle的大作》發表於 【2002-12-30 13:59:35】
3 ~) X( [6 ^6 R6 y3 u( T
! } c6 o0 L6 d3 O1 e. [9 D% f
請問各位先進
) L: T; x- F; B$ [' W t o& }
如果設計是以(MIX)umc .5um2p3m去LAYOUT,但是下線是以(digital)umc .5um 2p2m是否可以(LAYOUT 是只用到二層METAL 而已)
作者:
yhchang
時間:
2008-2-20 01:54 AM
) n. U: n- z" {8 u/ m. a
實際上 2P3M 和 2P2M 的差別是 2P3M 將 Metal 2 去掉就是
5 l' k; K4 V E# w$ f
2P2M , 所以你設計時是用 2P3M 得話, 你的 Metal 2 的 rule
8 V: g/ c1 o; D ?
就要參考 Metal 3 的 rule,這樣你的 layout 就可直接轉成 2P2M
3 n( ^) J7 e' E8 J+ }, h! {
的 process.
' l3 [, N$ w) ]9 `* Q( |
. ^) t# F" H7 E; _9 I
有個問題,2P一般都是 Mixied mode process, Digital 應該是
' O0 J( j4 S5 L* b
1P Process.
作者:
yhchang
時間:
2008-2-20 01:54 AM
9 w4 E+ z, z e2 N
如果你要投(digital)umc .5um 2p2m , 你只要在你的設計(layout)不要用到matel 3即可且比對此兩份rule是否還有那些其它的rule不一�?!
" Q* O" M. q; f" E7 S
這樣你就可以轉投(digital)umc .5um 2p2m
4 \8 Q( v4 L2 d6 X5 y2 l4 F
而以上那位仁兄所說的 可是錯的
0 y1 c0 v8 z2 P: m% k4 S4 |: m
因為metal1是無法直接跳metal3的
( {8 q$ M# H6 n T- L
作者:
yhchang
時間:
2008-2-20 01:54 AM
7 M- d/ P) @6 ]9 {) @
(1)所謂的digital製程只是口語上的習慣,晶圓廠一般不會講什麼數位製程或類比製程
7 E) a+ u& _# V' K) g; h
(聯電比較喜歡列一堆有的沒的,像mixed-mode,logic...等等,有點兒囉嗦,台積通常比較簡潔明瞭;
$ U' W/ M: u: R
題外話~不過就rule的內容而容,聯電的很簡單,台積的就非常嚴謹了...)
* h" ^/ R* m- w+ D% L( b
,就是把製程的主要特性列出來,設計的人自己找適合的來用,當然,double poly通常是類比電路在用.
, B" Z: j4 i$ K: {
$ R4 M! S( F1 b
(2)如果製程有三層metal卻只用到兩層,基本上馬克蔡先生講的是有道理的,
0 f' `) U& r( R/ R
最上面的一層metal最好是用metal3的rule,不過也要要實際的設計來考量,
7 g5 n+ d; q! _2 k+ F8 o, j# p
因為通常很多層metal時,各層metal的rule都會有些差異,理論上是愈上層的會比較厚及寬,
, S$ Z2 e' U5 m0 X% J( w
所以很多設計會拿上層的來繞power;不過聯電的rule好像metal2和metal3的rule都一樣,
8 F) p' p$ F$ f$ c/ k$ V/ f. i" [: h
所以也沒什麼好考量的,反正lay就是了,如果設計的電路會因為使用metal2或metal3的rule的小差距出現問題,
% Q# Y: H* I% m! Q {9 C h; v
那不是電路是非常敏感且高級的設計,就是設計的能力太差了...
( i$ J4 r' P. ]: Y& m3 Z
; I9 O0 C! n6 w& d' W' x3 n
作者:
salo2006
時間:
2008-2-20 09:53 AM
2P 應該只用在 HV driver/DRAM/flash/OTP...
2 z% f/ W% V6 g/ a2 K
Logic/Analog/RF/SRAM always use 1P
作者:
yhchang
時間:
2008-2-20 10:41 PM
我們公司是做DRAM的 實質上用的電容就是兩種類型
* }7 Z* r8 Q' N5 ?) `) \
Stacked 電容(用MOS當電容)
7 t, K* g# r$ H0 E1 {
跟 Deep-Trench 深溝式電容
. U/ C; f& v% B
這兩種各有不同的大廠在使用. 所以誰好誰壞也不知道
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/)
Powered by Discuz! X3.2