Chip123 科技應用創新平台
標題:
為什麼MOS上的SOURCE要接到BULK
[打印本頁]
作者:
crystal_blue
時間:
2008-3-30 06:28 PM
標題:
為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP，另一個就是
8 ?4 c$ b3 p7 j/ i' S
避免BODY EFFECT 也就是基底效應，如果你有讀過VLSI的書不難
- v, d0 A0 g% @% p# e3 h8 ~0 @
了解SOURCE跟DRAIN的導通必須透過"空乏區"，空乏區的產生必
* B% k$ S! T W) \$ D- _2 W! h0 k
須透過從GATE端輸入的電壓，當輸入的電壓大於臨界電壓時空乏區
$ | w- I1 V0 v' B p: l
才會產生，臨界電壓與SOURCE端的電壓有密切的關係，如果沒記
7 {. N) V3 o0 p# e- Q$ H& q6 S
錯GATE電壓+SOURCE電壓等於臨界電壓，如果SOURCE端電壓
q' j5 n4 o& |. y3 \
不等於0，將會造成打開空乏區的電壓必定需要增大，相對這種情況
& j: y; F' g8 P/ X/ \% ]" m
下的MOS就不易被導通，而且增加了電壓上的損耗。
0 E8 M& V" p3 }3 o; B5 B% e
6 j2 t1 l. Y& K: y! B7 }
如果有寫錯還請各位指正，謝謝。
作者:
shaq
時間:
2008-3-30 07:15 PM
以 PMOS 而言， Body 可接到 S 或 VDD.
' @& a5 m/ b6 x2 b) t4 B( V) M0 k
都是為了保持 Body 對 Channel 的逆偏。
作者:
m851055
時間:
2008-3-30 07:31 PM
標題:
回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者:
ritafung
時間:
2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者:
yhchang
時間:
2008-4-1 07:29 AM
讀了一遍 覺得文中所稱的 空乏區 應該是 反轉區吧 (Inversion Layer)
; X( W( L# k2 d
我的認知是覺得 Body effect 就是 VBS=0 NMOS就是 source與bulk 要接到 GND
' h. K6 }, X U! J7 c6 ?
PMOS 就是 source與bulk要接到 VDD
) ]- g6 f% G" W
但是電路上還是會有 VBS不等於0的情況
% ^0 |# f2 G' \$ i; B" g
這通常發生在 MOS串接的情況 不管是 Cascode還是 CMOS邏輯 串聯的那一塊
+ N6 w" Y& K7 J! K
都無可避免的有 基底效應出現, 所以一般來說 我們做 CMOS互補邏輯 最多就是用到 4-Input
% }$ v5 W1 h# }0 h) ^( _7 Q( ~& g
因為太多輸入時 串聯的MOS間會有 Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
8 O- s* p' b: W( |/ i6 ]4 C
最後一個Issue是 該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
( M4 Z' f8 F9 ]* ?; Z6 \
Cascode最多就是疊兩個 疊太多會傷到 OP ICMR 或 Output swing.
6 o8 }; W& w) V+ q! B
1 Z% X l2 Y& W- {6 }* j
[
本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯
]
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/)
Powered by Discuz! X3.2