Chip123 科技應用創新平台

標題: 請問flash adc後面的digital backend電路 [打印本頁]
作者: tshiu    時間: 2008-10-19 03:43 PM
標題: 請問flash adc後面的digital backend電路
一般看flash adc的paper都會介紹前面analog front的電路
8 _+ n* J: _4 L5 f9 f對於後面digital backend就鮮少介紹
/ L0 l3 C1 q0 ?- Y5 S% x5 o5 W1 s# b' T想要了解在6-bit flash adc中comparator比較出來的thermometer code如何轉為binary code# A! X' d- V" n& H
想請教板上的前輩有哪篇paper或是教科書可以推薦嗎: w/ k: K. z! {( ^) H" c
還是有哪套軟體可以自動把thermometer code轉為binary code的電路產生出來
2 h7 L# B/ L( ?( A麻煩前輩們指點迷津
作者: chrisccq    時間: 2008-10-19 09:08 PM
有仲方法是将输出转为gray code.然后 gray->binary
作者: zenjay    時間: 2008-10-21 06:40 PM
"Principles of Data Conversion System Design"  by  Behzad Razavi
作者: tshiu    時間: 2009-3-31 10:51 AM
目前我是使用1 of n decoder解碼原本的thermometer code$ ^: J  L6 ]. k$ u
再加上rom based將1 of n code解碼成quasi-gray code
5 W' b% Y% y+ w( Q3 m: |9 g; V再將quasi-gray code解碼成我需要的6bit binary code
# _6 @, S+ y6 W4 X4 L# ^但是這種解碼方式似乎速度不夠快) O/ q3 R8 K- G
請問還有其他較快速的解碼方式嗎
作者: e2000    時間: 2009-4-8 01:43 AM
你要去看碼論這類的書吧，不然光用猜得好像要很久才有答案呢，通常不都是由溫度計碼轉成二進制碼嗎?
作者: bwc0813    時間: 2009-4-23 04:47 PM
原帖由 tshiu 於 2009-3-31 10:51 AM 發表 4 q, |# W- L" C( N9 N/ z) T
目前我是使用1 of n decoder解碼原本的thermometer code
) D% V( D8 D% v3 `6 Q% x再加上rom based將1 of n code解碼成quasi-gray code# o* t5 M3 M8 {( U8 ^  C$ ~; R; r2 }
再將quasi-gray code解碼成我需要的6bit binary code* F, }' k) S2 z% s/ y  d
但是這種解碼方式似乎速度不夠快
1 y$ s% y$ U% }! O$ F請問還有其他 ...

& `* u) n# V. N- Z關於"此解碼方式速度不夠快"這論點應該以latency會變大來解釋會比較恰當。5 K& X/ d5 K) K- _
以flash ADC為例，其速度快的原因，在於每個clock cycle(即1/sampling frequency)都可以進行一次對輸入信號的量化(quantizaiton)工作，同時也可以提供一組新的output data。但這並不代表，此每筆新的output data就是前一個clock cycle所得到的sample data的量化結果。! P2 O) ~1 Y& [
7 Q& I/ G4 v+ o8 s: z0 \0 d. W! @) e3 k
舉例來說，假設目前的input signal被sampling clock取到某一個輸入電壓令為S[n]，並進行量化工作(comparator array工作 => analog to digital conversion)。
/ a6 H1 p- f% o  M1 u3 k當下個sampling clock來臨之前，若此flash ADC已將S[n]轉成D[n](此D[n]為output data，且為binary code。)。  i' `1 b# t' e5 U$ b5 k9 w
則我們說，此flash ADC的throughput與latency皆為"1"。
! i% E: c* t) I1 T! p6 H( B同理，若S[n]轉成D[n]需要經過3個clock cycle才能完成，此flash ADC的throughput=1，而latency為=3。
' t" L) W0 f* m1 H7 ?9 }
* g7 }" R  I6 U, Q, |2 T! v因此，即使thermometer code->1-of-n code->gray code->binary code需要進行三種編碼過程，只要將D-type flip-flop插入其中，進行適當的分配(combination logic若propagation delay > 1個clock cycle, 則可插入D-type flip-flop將combination logic切割成數個區塊進行處理.)其實並不會影響flash ADC throughput。2 S, P' z0 V) z* C: i
" o6 Z( Z6 y' Z0 a
除非flash ADC是用於回授系統,故對於過大的latency無法接受。(假設，flash ADC是用於回授系統(例如:sigma-delta modulator, 一般僅需4bit Flash ADC即可.)，通常要求的解析度也不會太高，故encoder的proppagation dealy不會太長，是可以以滿足lateny=1的要求。)
; o0 m& x3 D; @) s6 h. m0 e6 E% z' S( I) i
通常一般的通訊系統中，ADC只是作為analog front-end與digital baseband之間的一個串聯的資料轉換介面，故對於latency>1是可以允許的。



歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/) Powered by Discuz! X3.2