Chip123 科技應用創新平台

標題: 高压LDO 过冲问题！ [打印本頁]
作者: wxw622486    時間: 2008-10-21 07:07 PM
標題: 高压LDO 过冲问题！
大家好，我现在在做一个高压LDO ,输入电源电压在8－16V,输出LDO 在5V， 输出电容1UF。 输出驱动电流在200mA.  运放输入使用低压5V 的NMOS.其他管子是高压的20V。
; r4 Y, ~3 _# o问题：输入启动的时候 输出电压冲到7V左右，放电到5V要很长的时间。在加入负载200MA 时，输出正常。在驱动电流切换的时候突变电压也很大。请教高手帮忙解决解决！！
) x. g# D0 X0 z; X) \5 l( P! X! q 我把电路图和仿真结果传上来！！
& X6 e' j9 G6 y0 S. H
- v7 ?- H3 S1 @[attach]5426[/attach]
$ T0 P2 |" v) v[attach]5427[/attach]
% G  M) h7 i7 l8 x9 U* [9 I
' D: M* B$ K. _7 |6 V3 ~7 j7 M) ^  E) s% L2 w  _; [, G
以下是 LDO 的相關討論:
$ H: C0 y6 C/ C2 vLow Drop-Out Voltage Regulators 3 z! o, a+ A; t" w+ i+ Q
Rincón-Mora 《Analog IC Design with LDOs》 4 D/ y' [, _  @4 K. C. d
PMOS Low_Dropout Voltage Regulator Introduction
1 [+ i! o- M2 h: K: v* W4 oLCD Driver 設計術語簡介[Chip123月刊資料]
1 d6 Q, q- {: h) R3 O1 F. aThe evolution of voltage regulators with focus on LDO[NS講義]; C) @. F& W+ p% R& Q
Design of High-Performance Voltage Regulators! H( U2 M/ P$ J+ h, {$ i7 t
请教有关LDO的问题- t" w# s6 t0 Q$ j( f
LDO DC-DC分壓電阻的疑問(等比例的差異!?)0 z* n: n, w2 \5 C( `2 p
LDO测试: R' C% z9 `* i+ Y  u

4 r* H: o; W2 W- o. R! S
/ @( g+ M+ U* [2 M4 ^/ t9 Z5 b
[ 本帖最後由 sjhor 於 2009-5-14 11:40 PM 編輯 ]
作者: wxw622486    時間: 2008-10-21 07:12 PM
基准是1.25V ,主要原因是在VFB 在开始为0 时，输出的电流很大给电容充电时输出电压达到7V ,放电时间很长 ，现在怎么防止过冲？有没有什么好的办法！！急急！！: r# f- P, m6 m/ [2 o& T( G

9 K  X$ t0 O/ H; B) y8 v! j请高手帮忙！！万分感谢！！
作者: fmgay    時間: 2008-10-21 11:31 PM
R25和C18是为了作相位补偿吗？5 I  ]4 Z  v3 G6 y8 J: d
启动时电压上冲是因为上电时power pmos M30处于ON状态，这会使得负载电容充电。
5 }7 J6 ~! ]2 Y5 d. H把C18接到电源上应该可以改善上电过程中输出电压的上冲。
作者: gimayon    時間: 2008-10-22 02:01 AM
推 POWER-PMOS 的電流加到 50U 試試; ~7 ?+ b* t4 [6 h! h9 _( {' X
我之前碰過這種問題  是這樣解決的
作者: wxw622486    時間: 2008-10-22 09:58 AM
我加大推懂M30 的电流，过冲很小了，但是怎么减少负载驱动在转换时候的突变电压，突然变大，变小，一般在60mV 左右5 |$ F/ {8 a$ I. O5 z. X
，我的在200mV,太大了。请指教！！
作者: finster    時間: 2008-10-22 01:12 PM
你這種LDO的架構我沒有見過和用過. G0 l+ e+ D7 S8 v& a
所以無法以個人的經驗來提出建議
5 I* u3 x. m+ |  p3 o( H我純粹以我以前作過LDO的經驗和你的現象給一些個人看法% l# `9 I  f0 a* P! `
一般來說,若要縮短因為current loading的瞬間增加和減少而引起輸出電壓的突波,要從OP的頻率響應著手
4 K% g! J, k" ]這是因為OP是比較輸出的回授電壓和參考電壓的差值之後,然後將這個差值反映到控制M30- k* R  M* B/ n6 G( P, V+ ?
如果OP的頻率響應愈佳,表示OP處理和反應這差值的所需時間會愈短,如此一來,可以在突波上昇到還沒有那麼高時便被控制% |) `1 s1 Y1 a+ X* R
除此之外,尚有加大M30的size和加大負載的電容這兩種作法,不過,這兩種作法都是在不更動OP的size和架構下所採用的方式
* C- v+ z" ]& E- |若要作最根本的解法,需從OP本身的performance著手
作者: fmgay    時間: 2008-10-22 03:43 PM
原帖由 wxw622486 於 2008-10-22 09:58 AM 發表 9 z: A- n" s* d: I
我加大推懂M30 的电流，过冲很小了，但是怎么减少负载驱动在转换时候的突变电压，突然变大，变小，一般在60mV 左 ...

8 f4 m% d! y) A, H- s) N6 U/ O# B( [7 r9 q. i3 x4 f6 q) n+ X
减小负载变化时输出波形的过冲可以从两方面入手：4 P! ^  g; i3 z0 k+ S
1. 增大OP的GBW；
  T4 n% Z1 s' ^# H8 u$ t& n2. 增大输出电容；（将1uF电容换成10uF的电容；）
作者: jerryhao    時間: 2008-10-22 04:06 PM
input 6-18v output 5v!!!. such LDO really  exist. be intresting ing.
作者: wxw622486    時間: 2008-10-22 05:46 PM
我们是根据客户的要求来做的，负载电容是固定不变的，只有改变OP 的参数，我再看看有没有好的解决办法？？谢谢大家！！！
作者: wxw622486    時間: 2008-10-22 05:50 PM
还想问问几个简单的问题：% e& q/ b4 F8 D
1，负载变化的时间一般多大？？比如从0A到200MA , 上升的时间一般多久？？
8 U( y) Q% P1 Y) ^2，电源的上升时间多久？？LDO 的过冲一般多大？？LDO输出恢复时间多久？？/ U$ u) ]! p& t& w, |  n6 G
3.如果需要修改OP 的性能》》GBW 怎么变化？？通过什么方式可以达到？？谢谢！！
作者: wxw622486    時間: 2008-10-23 09:35 AM
如果在输出大的PMOS 管和误差放大器之间加入一个BUFFER 会不会减少OVERSHOOT???很多电路加如BUFFER 的目的是什么？？谢谢！！
作者: fmgay    時間: 2008-10-23 10:58 AM
负载变化的时间依照负载类型的不同而不同，不好一概而论，而且在设计中需要考虑到最坏的情况，在仿真中用理想开关比较好一点。# |: A6 z. a) V. S6 U8 S" H
一般电源的上电时间在ms级，ldo的过冲一般在100mV左右，输出的恢复时间和你ldo环路的GBW直接相关，GBW越大，恢复时间越短) \, ~$ M) s! i
增加OP的工作电流可以增大GBW，9 M$ W% J' @9 d* {
另外，也可以采用transient-enhance technique(Slew rate enhancement technique)来改善瞬态响应的性能
作者: fmgay    時間: 2008-10-23 11:02 AM
以下几篇paper供你参考，希望对你有用！
作者: fmgay    時間: 2008-10-23 11:12 AM
加buffer是为了环路的稳定性。应为OP的输出阻抗较大，它和pass device形成一个低频极点，另外，输出负载电阻电容也形成一个低频极点，这样就有两个低频极点造成环路不稳定。
1 R/ u1 _: [5 ?' j8 q加buffer可以将OP的输出极点移动高频，同时也是引入buffer输出和pass device产生的一个极点。
7 P, ~3 M4 H* G8 _* h& y% L只有保证输出极点为足够低时才能保证环路的稳定性。
作者: wxw622486    時間: 2008-10-24 09:03 AM
谢谢大家的帮忙，我回去好好学习学习！！7 Q9 d$ k* y+ S5 A+ x

* D) d$ m) J! e! o2 V7 F万分感谢！！
作者: semico_ljj    時間: 2008-10-27 05:38 PM
原帖由 fmgay 於 2008-10-23 11:12 AM 發表 : v* }* N' x& ^/ _
尼峖角@个低频极点，这样就有两个低频极点造成环路不稳定。2 \6 _  t; S' a- {  V
布O引入buffer输出和pass device产生的一个极点。% Q* c6 R, Q% `7 c: f
只有保 ...
  r9 O7 d2 P0 b- u
我觉得这幅图里好像就有类似buffer的了？M78和M115就起到了降低输出电阻的作用！
作者: alab307    時間: 2008-10-28 11:14 PM
M78/M115是common source stage, 是提供gain, 並非buffer
6 k3 U7 Q8 r( }7 B. @, W9 N+ P& m% x/ Y, n9 }! _
1. 這個東西的前面部分就是一個current-mirror amplifier  
1 ?6 e$ {5 w" h9 l    加一個輸出PMOS% ~: }; Y1 C2 @/ N( o" l
2. 加大輸出電容可以防止over-shoot
; G$ D7 S& o2 i5 W3. 應該如fmgay說的R25和C18可以對Power, PSRR也會好些& R- I7 Z9 E" r6 V
4. 可以並一個電容在Rfb, 就是電路圖的R15) z5 o6 b' N- y6 s! a1 P! {
5. 加限流電路, 降低over-shoot
2 W$ U; l, }- b0 P/ d  s: w! d6. 加軟啟動電路
作者: fmgay    時間: 2008-10-29 12:45 PM
原帖由 semico_ljj 於 2008-10-27 05:38 PM 發表 3 G0 B0 P; J' J  `

* u" ~- I5 n0 L9 B+ b我觉得这幅图里好像就有类似buffer的了？M78和M115就起到了降低输出电阻的作用！
, g( ?  T8 H7 N( K
M78和M15的输出阻抗很大的，不是做buffer用的。如楼上版主所说，是起放大作用的。
作者: jevil    時間: 2009-1-4 11:59 AM
学写了，我们正在做的LDO也有个过冲问题，想办法中，试试各位说的方法，^_^。
作者: semico_ljj    時間: 2009-1-4 05:14 PM
標題: 回復 17# 的帖子
好像确是一个current-mirror amplifier，但是电流比例是1：1，比如M14/M115 ，M81/M78，这样有什么好处，其实并没有提供实质的增益啊！
作者: opamp1201    時間: 2013-10-31 10:06 AM
您的問題我也有遇到~正在試試看~ 有結果在跟大家分享
作者: xwcwc1234    時間: 2013-11-19 07:31 PM
如何增加Bandgap 的PSRR 呢?
作者: power51920    時間: 2013-12-3 07:44 PM
正好也有這個研究上問題



歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/) Powered by Discuz! X3.2