原帖由 ywliaob 於 2007-8-28 12:08 PM 發表
foundry 提供的design rule 是有規定power line 多長需搭配一個power clamp device, o' A1 y& @( o. z. J/ y
經過你的解釋總算比較清楚~~% C0 W' X* K$ ^
感恩~~
原帖由 odim 於 2008-3-20 09:56 PM 發表 3 R. O/ G" @, x" Q, D+ @& Q
foundry的guideline基本上是1000um放一個,1 F' S/ j$ X$ v; b/ x6 Q3 G/ F
實際上的概念是任何IO對power clamp的metal 阻值小於3 Ohm,
而更先進的製程進一步規定需小於1 Ohm.
原帖由 cthsu1 於 2008-9-8 11:15 PM 發表 ( V5 G1 |" ]. x" s+ q* l8 o
看是哪一家製程
RC設計大於 100ns 小於 1us 即可
4kV 的話 NMOS 要化大一些
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/) | Powered by Discuz! X3.2 |