Chip123 科技應用創新平台
標題:
請教power on reset電路??
[打印本頁]
作者:
ainge
時間:
2007-8-3 02:53 PM
標題:
請教power on reset電路??
請問各位先進, power on reset電路的工作原理??
7 S2 [. p" c+ P k D
或是有相關的資料呢?
% l7 k) d0 W- g# P0 Q n i1 F
Thanks!!
作者:
monkeybad
時間:
2007-8-3 04:39 PM
Power-on reset have two tasks
. y/ x, r5 ?, G2 u! k
1. Ensuring that the processor starts at a known address.
# o( {7 l" p4 l7 v# r
2. Hold the reset signal until three events have occurred:
/ ^. p3 L3 Q! f9 `' B6 J6 P. h
(1)the system power supplies have stabilized at the appropriate level;
9 V0 N3 w$ i+ [4 ^/ H
(2) the processor’s clocks have settled;
* C7 W, U' b3 S) L# i7 b8 R+ Z; ]
(3) the internal registers have been properly loaded
# N3 S7 T: k5 ?9 D
# h" w; v+ p/ ` E, ^0 s9 [: U' x
電路設計難度在於通常要求非常省電(<3uA) 而且在切換電壓要求越來越低時會越來越難設計
! d& l4 U9 Q4 `, z6 z j% A
以前舊的架構是用R C去做delay
9 X. C- W* H* J8 v
在比較現代的IC是用OSC Clock做delay 假如在配合DFF就可以做switch debounce
$ O/ M& E7 x- L* ]" N4 j2 }: y
立琦有出一顆RT9801A/B 可以參考一下 另外MAXIM也有出相關的也可以參考
8 `6 Q2 T' Y" R9 s1 D# R+ f
3 M, c Q4 |( V" H _4 @
我以前有設計過一顆 但是我是看很多家的datasheet自己拼湊的
) R y, E w- d9 ^: v
雖然規格不是完全符合但是還可以用
; q1 o5 ~4 O$ P7 s8 y" M0 o
至於真正的電路是怎樣弄的還請有經驗的人提供一下意見吧
+ U! |3 w1 a( e; H% B Q& y3 j2 [
v/ H9 f- O$ K/ k1 Z
大致上我的電路原理是這樣
9 \$ o% ?0 ]/ e3 N
基本上就是 先產生一個參考電壓 通常是用bandgap去做
* V1 H; ~: t, R" r# s5 p+ g: R6 M
然後在把輸入電壓接到很多個串聯電阻做分壓
, Q* L7 h T8 J" l9 S( @
然後把電阻的分壓與bandgap電壓用一個比較器做比較 得到一個trigger的信號
' _6 B# X4 c0 f) r4 e
這個trigger信號經過一個delay機制 delay機制是用OSC震出一個clock還有經過一連串DFF來達成delay的效果
' }$ U* ~( o) ^* |" Z& N3 q
然後系統在剛開始Power on時就會送一個reset的信號
. Y7 O7 g& f+ O, n! z& ]
現在用這個trigger信號去把reset信號鬆開 (用邏輯閘去做運算就可以了)
. E6 V2 v# U* o! A$ q
也就是原本強制reset的信號可能是low 現在經過一段時間鬆開後便為high 然後系統就開始正常的工作了
1 l* W$ j, W! e* H6 y$ T: i
! _: F8 ?: M- q) {$ N. Z6 K
另外還有切換電壓時要加一些類似遲滯電壓的電路 以免電壓有noise或是不穩忽上忽下 reset就一直在那邊切來切去
" ~% r0 j# f: ^1 S3 G" X
" g9 c" `/ m$ n8 r4 G& b/ w
[
本帖最後由 monkeybad 於 2007-8-3 05:01 PM 編輯
]
作者:
sjhor
時間:
2007-8-3 06:29 PM
標題:
回復 #2 monkeybad 的帖子
哈哈 說的很清楚唷!!
7 u! u, a0 l+ k+ e. w
不過以上的電路都相當的複雜!!
! e& X$ Q" c, U5 J6 O: V3 S
若是 IC 內部所需要的 Power On Reset 電路!!
; z+ U% a! ^3 P4 f0 k9 Y% I* D
通常是簡單的RC充放電加上 有遲滯的 inverter 就可以唷!!
( Q4 j% o; R {) K- N" C, H
這個 只有在 Power On 瞬間才會吃電 其他時候都不會有電流!!
$ W& ]1 C& ?, o& S
我想 如此應該就夠唷!!
) B3 u, ~9 O9 p) b9 _
不需要太精準的電壓轉換值和精準的 delay time 的時候非常好用唷!!
" w4 }& K' \& a6 }
; h. z$ N+ z% m, Q1 o7 k! e
至於電路! trace or 找人家的 patent 就非常多多唷!!
作者:
finster
時間:
2007-8-5 09:50 PM
補充一下我們自己的作法
( T9 X6 |& d/ w1 W) C5 Y
我們也是用R-C的方式來作,不過,是用diode-connector 的MOS R和MOS C作R-C
. h) E- u+ l' [" _9 k: u
另外,我們不用inverter,而是用schmitter trigger(中文該是翻作史密特)來取代inverter,因為Power ramp的時間在不同的系統下會有所不同,而且Power noise也是無法確定的,故而用schmitter trigger來製造出一個window,使得抗Power ramp noise會有比較好的效果
2 r. r- k. P8 F/ o
再來,因為使用R-C,故而schmitter trigger的input端並不是最高電位,會使得schmitter trigger在Power supply穩定後有current在消耗,為了避免這個現象,我們會在R-C的連接端用一個weak PMOS,當Power ramp未達穩定時,這個weak PMOS為OFF,同時Power-on-Reset處在reset的情況
! ]) d, g# o9 F6 P7 r n
在Power ramp檼定後,Power-on-Reset處在off的情況時,weak PMOS為ON,讓R-C端拉到最高電位,使得schmitter trigger不會有任何current在消耗
作者:
klim
時間:
2011-10-5 06:17 PM
回復
2#
monkeybad
+ P4 j" q/ x b" O
1 D# Z0 T. x: z) K9 x
; ]! {# {% t T9 W; M5 l6 `
請問您的"遲滯電壓"circuit怎麼設計?
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/)
Powered by Discuz! X3.2