Chip123 科技應用創新平台

標題: 如何計算DAC的settling time [打印本頁]
作者: louisli    時間: 2007-10-4 10:17 PM
標題: 如何計算DAC的settling time
請問各位大大,DAC的SETTLING TIME 如何模擬? 我所知的是用HSPICE的PWL語法來模擬,但模擬之後是要如何去計算DAC的SETTLING TIME,謝謝!
作者: monkeybad    時間: 2007-10-9 01:37 PM
請問你指的SETTLING TIME是說 DAC從一個code跳到另一個code的時間嗎?
( H4 Y- D+ t" V6 E. L假如是的話 就是下.tran下去看就可以了吧!
作者: sjhor    時間: 2007-10-9 03:04 PM
原帖由 monkeybad 於 2007-10-9 01:37 PM 發表 # j; |4 Z. k  U( Y3 \" p* B
請問你指的SETTLING TIME是說 DAC從一個code跳到另一個code的時間嗎?
  i6 X3 r8 W9 Q, s+ ]假如是的話 就是下.tran下去看就可以了吧!

; T1 {; m. i( s
+ l' J  o/ S7 N9 ?同意以上的說法!# `1 \2 i* E8 {- u, b$ _, \
但通常  settling time 我們會看最 worst case 的情況!( H+ v8 h  |; e' m) j4 g9 A/ A
而且 Settling time 計算的時間必須到 1/2 LSB 的範圍內!!
作者: louisli    時間: 2007-10-9 04:03 PM
謝謝兩位大大的回答,大大所指的最壞情況應該是指以4bit來說是指0111~1000嗎?
0 R8 [2 x; M% |$ X; g/ w) N; z在模擬方面我也是下.tran去看輸出波形,但我點不懂的是要看所謂的1/2LSB是要如何去計算1/2LSB的範圍,範圍是指跑出來的波形經由上升時間之後,可能會有一點的突波,那是指突波效應之後穩定的時間嗎?謝謝!
作者: 李鐏鐶    時間: 2007-10-9 08:11 PM
不管是over-damped或是under-damped,
; H2 e! [5 ]6 k1 H3 @4 e( \settling time是指從原本code的穩定電壓,
/ i6 A4 t' g: E/ W9 a) }. [1 t% _跳到下個code穩定電壓+-0.5LSB範圍內所需要的時間,+ u# ^. u  k5 w( Q. R: G
也就是說, settling time之後的時間,! T/ b# E. k( b  n7 x, G. ^8 L
輸出電壓一定要保持在最終電壓+-0.5LSB的範圍內.6 M: G3 l* w0 H! p0 V3 O" C
如果輸出電壓還是會跳離這個範圍,
. G/ I: d. O2 d: k" d$ m& R/ l4 G1 f那就代表settling time還不到, 還要往後拉.8 e; n7 [/ K" `0 Q; N
7 |) @' d" \: k8 T) ~! S
用一個簡單的電阻 (R) 加電容 (C) 電路來說,$ C; T/ \6 D) W  [1 E
如果Vref = 1v, 4-bit resolution,
6 G/ _; ~5 }9 J+ l( C5 j0.5LSB = 1v/2*2^4 = 0.031v,
) a3 R3 M' n! E, k7 M) w' Y) a4 o: f如果輸入是1-u(t)(時間點0之前是1v, 時間點0之後是0v)," O" }/ ^! E4 |
輸出就會是e(-t/T) (T=RC) (時間點0之前是1v, 時間點0之後會慢慢衰減, 最終電壓0v)5 E+ C2 [  q! ?# E& G
t=0T => out=1v
( l$ m  r* q' z0 w7 @  \5 e! }. q/ H1 zt=1T => out=0.368v
: f. K: @" p% ^2 e  bt=2T => out=0.135v2 i9 S# V$ J6 o
t=3T => out=0.050v% Q. F3 s+ w5 i( {; S
t=3.5T => out=0.030v
  r9 L. ?; N, r4 bt=4T => out=0.018v& w' L" [% y" _5 |0 C4 z
所以settling time大概是3.5T.# G" T$ v  U- I. f. p, c+ z7 W

7 G- x2 k+ X) Z( |, b就這樣簡單的電路, 有個簡單的公式可以使用:! `1 y% I* s% E: O3 j
settling time = T * (resolution + 1) / 1.4) E( M$ w9 p, z6 l* P
以這個例子而言, settling time = T * (4 + 1) / 1.4 = 3.5T" B" R) {, H$ s
n.n
作者: finster    時間: 2007-10-9 10:46 PM
補充回答一下:
  }7 p+ N* w4 b5 A6 k7 z' x所謂4-bit中最worse case的情況是指在一個cycle中從0000 --> 1111才是最worse的情況
作者: orcad    時間: 2007-10-16 08:16 PM
thanks..很受用...................
作者: hujiaomianhao    時間: 2012-12-13 04:31 PM
thanks!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!...............



歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/) Powered by Discuz! X3.2