請教DC-DC converter

finster

看了一下你input和output電壓的specification,我想,你應該是使用Buck DC-DC
因為Boost是昇壓,所以輸出電壓一定會比輸入電壓來的高,但從你的述說中最高的輸出電壓卻比最高的輸入電壓來的低
故而,會是Buck DC-DC
至於如何讓circuit知道這是Buck or Boost,通常會在soft-start circuit中著手,在進入soft-start mode時,判斷電感的電壓來判定這是Buck or Boost DC-DC
- o8 \, W6 K( h$ A2 @- v( x不過,就你的條件,不需要到Boost DC-DC

你的最高電壓高達10V卻用5.5V的transistor,我想,circuit很難設計出來,尤其是同步型的Buck DC-DC,Power MOS根本會超出最大的耐壓,所以,你所選用的製程是無法設計到10V的,建議採用別種製程或者更改specification

error amplifier有分type II和type III兩種,兩者的差別在於phase margin的補償
- V7 \) D  j* u( G- a  L至於如何設計R-C值與OP Amp的Gain and Phase margin,建議你先行study教科書,因為那關係到整個loop的行為和動作,很難用單獨一個error amplifier來解說

3 U4 {1 f( Z7 h3 ~% J0 j目前soft-start幾乎沒有任何一篇paper有探討,建議你可以從Power大廠的data sheet看它們的function block來自我設計
$ V4 h- s: f( W% Y我曾花過不少時間找soft-start circuit,但,只有block而沒有詳細電路,而IEEE也幾乎沒有探討過這塊block
所以,了解原理,自行參閱一些大廠的data sheet來設計吧
+ }! i, f+ r, ?+ `" S, _) R
; J! ?+ p# j' D! q6 [5 w) Z最後,DC-DC的動作原理並不難,但有很多的protection機制卻並不簡單,需花些心思在上面
再者,DC-DC通常都會操作在大負載電流的情況,其layout也會是一個很重要的考量因素

finster

一般來說,如果input電壓可以到達10V且是Boost DC-DC,那它的最高工作輸出電壓理論上可達20V
) w0 R1 L, s6 K4 f6 Z故而,若以你的規格來看,最高input電壓10V,最高的輸出電壓卻只有5V,當然是用Buck DC-DC即可
而這是最直接的判斷方式,所以,一般都是以輸入電壓和輸出電壓的關係來判斷是用Buck or Boost DC-DC
" ?( c/ O+ H, E( `, v* F( u
再來,不好意思,我想我弄錯了
因為我之前是作Buck & Boost & Inverter三種DC-DC一體的架構,所以把判斷電路給弄混了
基本上Buck和Boost是可以用同一個控制電路,兩者的差別只在於外接的電感和diode的接法
因為兩者的判斷都是藉由輸出的回授電壓拉回來和chip內部的Bandgap voltage作出較再調整電壓
所以,基本上是兩者可用同一種控制電路,只有在Inverter DC-DC會不一樣,而我上一個回覆把Inverter DC-DC弄成Boost DC-DC
不好意思,造成困擾之處還請見諒
6 z3 y8 I. N" }4 C' Z1 s
$ C; s! l! m$ A8 z7 E( m對於error amplifier,它所要考量點乃在於外部電感及電容和ESR所組成的三階filter的pole,再配合分壓電阻的gain,再有PWM的gain和error amplifier本身的gain以及phase,故而並不是error amplifier的gain夠高,phase margin夠寬夠可,那是要配合整個loop的gain以及phase去算出來的才能夠知道error amplifier的gain和phase margin值為何,尤其是phase margin,PWM的stability就決定在error amplifier的phase margin
所以我才會說要去看教科書
# j& I* M3 ?  u9 C( E/ z4 e" g因為,其中的關係式很難用三言兩語就能夠說得清楚

最後,layout部份以driver最為重要
因為它要流過大電流,所以其layout最為重要,而且它的size若沒有畫好,很有可能performance會大受影響
* M* j4 ?+ Q/ z2 F* _$ t  q1 Z* j再者,還有bandgap circuit的layout也是一個極大重要的block

finster

1.很抱歉我也不知道那裡有buck的matlab simulink model
2.有關於" A High-Efficiency Synchronous CMOS Switching Regulator with PWM PFM-Mode Operation"
它是一份92年交大碩士班的畢業論文,指導教授是吳重雨老師,你可以在全國博碩士論文找到這份資料,我大概是在2年多前要作這方面的產品時在網路上找到的這份參考資料,在我看過那麼多有關error amplifier的設計參考資料中,這份資料算是最有系統的,不過,它的方式和目前在一般大廠的data sheet有所不同,這種計算error amplifier的方式較屬於學術方面的吧
因為是別人的畢業論文而不是我的,所以,請上博碩士論文去下載,若真的不行,再給我個人e-mail把這份資料轉寄給你
6 @6 W- L4 d0 `# c# P6 R
( g9 z3 H% e4 _$ @" j  J3.附件檔是InterSil的data sheet,它裡面的第10頁起是介紹type III error amplifier的設計方法,這種方式是目前我看過最常見的計算方式,立琦以及一些廠商的data sheet就非常近似這種寫法,而這種方法又和第二點的交大畢業論文的方法又有些不同
0 u/ s% k2 s! D, ~此外,TI的National的data sheet在介紹error amplifier的計算方式又和InterSil的又有些不同,所以囉,各家有各家的計算方式,很難說有一定的標準
個人是覺得要先了解92年交大碩士班的畢業論文中所介紹的error amplifier的計算方式,它算是很有系統的解說,了解之後再去看各大廠的data sheet會有較有概念和知道為何各家的data sheet要這麼計算

4.我目前沒有較推薦有關在error amplifier的書籍,因為我看過幾本號稱作switching regulator的書籍,但在介紹error amplifier上並沒有很有系統的介紹

5.switching regulator除了function要正確外,有很多protection機製,如over current protection, thermal shut-down, zero current protection, soft start circuit等,有些書上有講,有些沒有,有些在paper上根本也不會提,反而是在data sheet才會特別列出來它的規格,所以,參考各家大廠的data sheet是有必要的

7 I& I. r1 X& Y9 K6.在layout上,switching regulator基本上和一般的layout技巧並沒有太大的不同,不過,在一些保護電路以及driver部份需特別小心,尤其是power line和ground line,以及高壓的ESD protection上都是layout上所特別要留意且小心的地方,這些很難用三言兩語來介紹,因為很多地方是藉由失敗的經驗學來的,書本以及paper根本沒有提,也很難介紹一些參考資料
/ P3 w$ `# `. a" ~* Y
# ?$ K% C6 W. g" \3 R9 R9 n6 v: Z[ 本帖最後由 finster 於 2008-2-23 09:37 PM 編輯 ]

finster

沒錯,這篇畢業論文的原作者姓游

finster

原帖由 yutian 於 2008-2-18 04:23 PM 發表
2 H, k: X; h9 d5 z+ ?0 n0 LDear finster,
$ i  y4 t! q9 K. hCould you send me the paper?Thanks and my email is yulei_002@163.com
Efficiency Synchronous CMOS Switching Buck Regulator with Accurate Current Sensing Technique

, B, U7 n: e4 m2 z7 f9 t
' O' K6 k3 u! k/ [" B# S# x# x檔案己寄出了
$ W) ~( m9 s! j+ u$ d+ u0 C+ |---------------------------
' X( c" _) w! {# i+ D. A/ Q信被退回來了
The original message was received at Tue, 19 Feb 2008 09:10:11 +0800 (CST)
+ _5 s5 n3 W/ b$ Bfrom gxxxxxxxxxxxxx

/ e* O! y, w+ M" W---The following addresses had delivery errors---
% t1 U6 g% z. {0 w  u" |7 }) K
yulei_002@163.com [Connection timed out]
0 K* R( n: m4 o. [7 F  u  m! g& {
9 M5 `) i: t1 n5 Y1 \, u5 m* g[ 本帖最後由 finster 於 2008-2-23 09:39 PM 編輯 ]

finster

原帖由 cpkao 於 2008-2-28 04:37 AM 發表
" U/ P: e, b. Q; S能不能也寄給我一份做參考
  a, O: _$ e4 w我的信箱是cpkao_j@yaXXX.com
6 s2 z& Z9 ?$ W  S+ vXXX 是hoo
; N4 ]9 i( k! c4 C6 A0 i" X# H謝謝

3 T2 I* A) A$ v" W" c) h) g
7 _, d4 [5 h( k' ]0 ~
4 ]; P! {# \0 _6 T檔案己寄出了

finster

原帖由 aniki 於 2008-3-15 07:02 PM 發表
: n, n5 h# m! k8 z1 y謝謝版主提供很多很棒的資料，另外想請教：若是要做數位控制的電源管理，該如何下手呢？

) i- n  u: n7 z" P* P5 {7 @2 L2 u. Q6 n
建議你可以從error amplifier著手改成數位即可
基本上,如果是業界的話,那建議你先下test chip,然後一個作成類比控制的pwm dc-dc,另外一個作成數位控制的pwm dc-dc,然後兩個再作比較,這個樣子會比較保險一點
而如果是為了要畢業,那建議你可以把error amplifier改成數位控制的方式,就我個人之前所找過的paper,還沒有看過有人把error amplifer作成數位控制的方式,所以,若把這個改成數位方式控制,發表論文應該沒什麼太大問題才對,再者,若用數位控制的話,沒有stability issue,同時,外部所需的補償R-C也可以省掉,這是優點,但,缺點是數位控制有其解析度(resolution)的考量,設計的太小,面積會很大,若設計的太大,準確度可能會不準,若作成adaption,可以解決resolution的問題,但又會造成控制電路太過複雜
& x5 K; Q/ l; n8 f2 i/ _% i如果是學術,作成數位控制應不是問題,因為有好幾種方式均可作到,只是要看你之前有沒有類似的設計經驗,要不然,可能要花點時間和心思要想想要怎麼設計,不過,在業界(在台灣)大概很難可以改成用數位控制的方式,畢竟我遇過那麼多的主管都還沒有那一位有那麼大的勇氣肯讓下屬那自己的點子來用在產品上的
0 G% A% D9 @2 s2 M/ l( W
) d" x, D  E5 v[ 本帖最後由 finster 於 2008-3-16 05:48 PM 編輯 ]