設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › FPGA/CPLD/ASIC討論區 › CPLD UART問題....thx
返回列表 發新帖
查看: 3388|回復: 5
打印 上一主題 下一主題

[問題求助] CPLD UART問題....thx

[複製鏈接]
addn
1#
發表於 2008-3-6 11:28:46 | 顯示全部樓層
您好$ _3 L8 L& W% Q6 d. {
1.
' u7 N, l8 e$ {- ^9 c+ B關於傳送資料覆蓋問題,可以研究一下8250或16450的data sheet裡: u4 j5 a/ |& a) Z$ Z6 i) x
tx部分% E1 `0 d1 k% D( ~9 m
- O% D: i4 [$ R9 L
2.
0 u: Q) a# k/ a' |8 j; X如果想搭配FIFO,請參考16550 data sheet,裡面寫的很清楚$ g# r3 |2 |/ D( v. s' c2 K* l

0 T; Y, b# K2 F4 e) x. p$ C要設計uart功能,16450,16550是很好的參考資料
" v% C* k9 C" N3 ~$ Q在設計時有些設計上技巧或沒想到的問題,都可從data sheet5 m5 D+ d! ?6 P
上找到很好的啟發) H( F( h+ t" c! Q6 H
3 i5 |* b3 D5 E2 ~* t- U0 L( ]5 ]
建議好好的k一下吧
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-9 08:56 PM , Processed in 0.121515 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表