Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 11240|回復: 2
打印 上一主題 下一主題

[問題求助] layout 的NMOS bulk端如何在LVS分開?

[複製鏈接]
跳轉到指定樓層
1#
發表於 2008-7-12 10:17:11 | 顯示全部樓層 回帖獎勵 |倒序瀏覽 |閱讀模式
各位先進大家好,就大家所知,因為NMOS全部長在PSUB上,; o' D- z/ o* S' R( [* j" g
因此LVS會全部認成同一點,
- V: s( m6 X0 |3 d8 f% g5 e但是當我要分成多組GND時,或者要把guard ring外接別組電源時,LVS就會出現錯誤,5 q! W: i, @% J( k
Extraction Report 出現:
% g/ P3 l0 k: i$ M" Y1 wStamping conflict in SCONNECT-Multiple source nets stamp one target net. Use LVS REPORT OPTION S or LVS SOFTCHK statement to obtain detailed information.
9 Q1 ?- T" ~0 w/ `: D' @把NMOS bulk端連上後就又沒問題了。$ _4 B: A  j9 }" @5 G# k$ Q
在不使用Deep NWELL的前提下,該如何解決?
  Z1 q3 Y; l1 N, o" F! |0 p, l謝謝大家. P! ~" {, t9 t
PS:我使用TSMC13RF製程
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-11-1 07:27 AM , Processed in 0.154009 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表