Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 4531|回復: 10
打印 上一主題 下一主題

[問題求助] 對於是否要研究類比IC設計?

[複製鏈接]
1#
發表於 2007-12-15 00:49:32 | 顯示全部樓層

小建議

給新進者的建議是
! {# b& A  i( q3 `7 {) `:% y4 I, V% I' h1 K* i8 a) ]: M
各有各的難處,做數位要一直K 不同的specification,但是入門比較容易.寫code ....
/ Y: c: e3 }+ o對於類比IC設計 ,) T, u" Y* w8 Z& P
目前最夯的是power IC(PWM)(LDO) 但是一大票人在做. / k- D" M+ K" p% Y
類比中最難的應該是各種OP的設計./ \: }" ^" p% g4 `$ M  x3 O2 d. Q
所以若是做有關PLL/Clock data recovery/LVDS 等,由於裡面的node訊號有很多都是趨於0或Vdd屬於大訊號,所以* ?, U5 M! v9 }' h% k
可能比ADC(內涵 high performance OP) 不容易fail. 而且PLL方面的應用比ADC/DAC廣 ,所以建議若要往" L  ^1 f# R9 a
類比IC設計發展,先以PLL方面/Clock data recovery 等為優先.
  Y0 h/ }, J+ K9 P7 r& [/ P/ z: Y4 J3 Q
個人心得,供參考.

評分

參與人數 1Chipcoin +3 收起 理由
chip123 + 3 新進者有學到的怎可以沒來感謝?

查看全部評分

您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-3 04:43 PM , Processed in 0.121016 second(s), 20 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表