Assertion

yhchang

assertion 的寫法雖然簡單
) X2 m3 y% t* r; I* ^3 ~5 \可以用來除錯
# _& p) `7 S# r, ^0 m$ M但是對  Logic synthesis來說
卻是絕對要避免使用的語法
' u. E9 V4 `3 M0 d3 h, \使用之後 Design Compiler會不知道 該把這個描述 合成為那些Gate?