設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › FPGA/CPLD/ASIC討論區 › 用verilog撰寫取對數log電路
返回列表 發新帖
樓主: michael6172
打印 上一主題 下一主題

[問題求助] 用verilog撰寫取對數log電路

  [複製鏈接]
1#
發表於 2010-12-15 23:48:26 | 顯示全部樓層
先回覆，改天在來看code5 [7 A% w9 F0 G" h- s" E- A
+ b) U$ J+ m9 A3 K& j. }5 u) v& @
我也有在做對數轉換器' E- e3 m! o+ M! x9 T+ R! L
我是將數字表示成　N = 2^k(1+x). w, f) q6 b: o/ w5 H1 d
以Mitchell的方法為基礎進行改良& l6 N) n" c4 n3 q% B+ z3 v' c
" `% ^$ c; c" H3 m2 h/ q$ K
好久沒上來了XD
( ^, o. n8 H7 x8 a上一次來是在問FPGA方面的東西
1 w0 y2 L9 r+ _4 B' `因為要在上面實做對數轉換器
, p2 k4 V+ t2 _5 K0 A不過那時沒得到協助: \& o: m( V9 B% c$ o9 Z
幸好最後有成功做出來
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-4 03:22 PM , Processed in 0.113514 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表