請教有關調folding_cascode 放大器的訣竅

st80069

+ c; _. M0 h' E上面是在下正在做的差動放大器，正遇到瓶頸中...冏
在下初入門，設計跟理論之間有極大的差距.....
在下私心的設計方法，讓M1的電流愈大，則GM愈大，M4，M5的電流愈小，則ro愈大，
( g7 c, |# Z7 I) Z所以努力調整小Vb1讓|VGS1|的值愈大，調小Vb2讓I5愈小，
等到M1到了飽和與triode的極限的時候，再調小vb3至適當值

# [6 u- U5 \/ c  W4 q增益是有如在下所預測的上升，不過....頂多卻也才達Vout/vd = 120....
9 p/ w* z# I  {( F/ G但我的差動放大器想要作為運算放大器用，甚至要運用在regulator上，增益必然要K以上的單位吧(莫名的肯定)，
在下使用的是65nm的製程，所以VDD是1.2V，
而我VCM的值則是固定在0.6V，
0 F* N7 @" K8 r# l' e/ L( R, h0 V看別人範例的OP，也都是把VCM固定在VDD的一半，所以在下也有樣學樣，但卻也不知道原因，

所以有幾個問題跟訣竅想請教各位大大，
8 r+ C% @9 Z! U& n" q1.VCM的值真的需要固定在VDD的一半嗎??

( q7 G+ d  G; @3 B9 Z2.folding cascode的OP，大大的步驟都是什麼?先調整Vb3，在碰Vb1，再調Vb2?然後再考慮是否調寬長比?
# Y9 v+ f* }( ~" e
3.寬長比初始都是先怎麼設的?例如我就會先設所有MOS的L都一樣，之後只調W不碰L....

1 h! K) T- W$ f' o" V% r. n  Q4 b& ~大大可以跳脫出我的問題自立一格的回答喔~~因為可能我的問題在大大們面前是等同大學生看小學題目一樣...
# a' B3 U0 t3 t1 r/ E5 T希望各位有經驗的大大不吝指教(跪拜)~~

hiyato

有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
附上他的paper讓大家研究看看。
/ a) i/ q& C$ F1 Y( K  a

遊客，如果您要查看本帖隱藏內容請回復

st80069

PO上小弟的hspice好了
***********folding*************
.prot
.lib 'xxxxx.lib' TT
" v" T4 Q' R# H8 r1 \! }.unprot
.globle VDD
.param Lp=0.5um Wp1=5um Wn2=1.2um Wn3=1.2um Wp4=2um Wp=8um
***********description****************
6 m; K  |5 H# I- ~; t( ~/ X& {9 Z*****************
VDD vdd gnd! 1.2V

VB1 vb1 gnd! 0.74v
; e$ z0 k; I* @7 y, r  c& QVB2 vb2 gnd! 0.4v
0 O. f/ {  L9 S5 J. g$ {; RVB3 vb3 gnd! 0.38v

6 i7 @+ n+ U. M; q; Y+ kVCM vcm gnd! dc 0.6v
VD vd gnd! DC 0v AC 1v sin(0 0.5 10k)
1 b2 a: w' @; B*VC vc gnd! DC 0V
EIN+ in+ vcm vd gnd! 0.5
' T# p' x1 q0 t- xEIN- in- vcm vd gnd! -0.5
: A. ?+ m2 d4 c$ e4 K, ^2 M( X*****************

M1 n1 vb1 vdd vdd xxxx L=Lp W=Wp
6 _' x1 a0 e- {M2 n3 in+ n1 n1 xxxx L=Lp W=Wp1
M3 n2 in- n1 n1 xxxx L=Lp W=Wp1
# j/ f% [0 C- C4 k  \9 rM4 n4 n4 vdd vdd xxxx L=Lp W=Wp4
M5 nout n4 vdd vdd xxxx L=Lp W=Wp4
M6 n4 vb2 n2 gnd! xxxx L=Lp W=Wn3
M7 nout vb2 n3 gnd! xxxx L=Lp W=Wn3
M8 n2 vb3 gnd! gnd! xxxx L=Lp W=Wn2
M9 n3 vb3 gnd! gnd! xxxx L=Lp W=Wn2

***********analysis*************
************output**************
.op
; n7 V( w- n4 i9 \* F& Q.option post
4 V7 @; K: j  b$ q/ V8 N.tf v(nout) vd
2 h+ r. X8 ?3 Q8 c0 E0 e) w$ m.end
& S2 J( l6 v  e
# ]% m$ j  K( I      v(nout)/vd                               = -115.0583
      input resistance at             vd       =  1.000e+20
5 g2 I: P- T+ [3 O      output resistance at v(nout)             =    1.0725x
, j7 [; R/ ]6 X- p0 h) u; \增益只有115.... 要怎麼才能升到1k以上勒??

[ 本帖最後由 st80069 於 2008-5-18 02:02 PM 編輯 ]

vince

one stage op with gain 40dB
差不多極限了

st80069

原來如此...原來是到極限了...
. M3 h7 K; E( L% Y$ Q. X' l1 w因為小弟的解釋跟說明，造成指導老師誤判成後面的部分屬於LDO，
. P( L2 O, N; |+ A, A# [4 Q" Y結果反而調不出我要的值，
/ v. p) p, v  V/ @( `$ L* m# K; T小弟也跟同學討論了許久，以為會不會那張圖就是整顆OP，所以也開始試著從two-stage的方向下手
7 U+ j2 u, H0 h2 l5 U+ \$ V
0 }1 u. q( J7 Y% ^1 z: {' r
$ F! E/ _; O7 w0 G  W; H; Y2 x- i7 O多虧有vince大大的肯定，小弟才敢放手去做
' w" O  S2 O& w
5 p0 y2 E1 i. @: O不過，現在卻又遇到個難題，
電壓值該怎麼調，或者W/L該怎麼分配，
, H% F. N  v8 A6 c; t: f! P才能讓Mdrive的部份便成SATURATION??
調了整整一個下午，linear就是linear，說不變就是不變....
7 n7 k) q+ ~$ T$ ]1 k: M  TM5的VDS怎麼壓就是壓不下來~~~在煩請大大指教囉~~謝謝~~

mbission

MDRIVE的VGS電壓會depend on負載所需的電流(如果負回授成立的話)
+ u: n! V7 \' t- h看起來你是MDRIVE的SIZE(W/L)不夠大,導致你要驅動負載時,GATE電壓會一直往下拉
你可以調看看

vince

能不能說明一下regulator的load是什麼?
因為看起來是IC內部的power
需要多少電流?
3 G8 `# K0 ~5 G# E2 B  y! xregulator 的load regulation spec是多少?
第一級OP bias電流多少?
5 r; S' I* n# f6 V+ K3 j- d2 H這樣比較好提供意見　

kevin

thank you for sharing this material

st80069

謝謝mbission 大大，所以調W/L就可以改變VTH?原來vth會這樣改變的...嗯嗯，我明天去實驗室試看看。
9 ?( S- W, v  u2 W& \謝謝hiyato大大提供的PAPER......
4 _) r9 ]0 c" u. y回vince大大，
6 S# n, T& `1 vload預計是SRAM ARRAY，是作為SRAM的供應電壓用。
# K. q, [5 x. `; X% p+ a剩下的...恩，也不太清楚，似乎是自己設計....
所以...就想說先以增益為目標....

0 d3 ^" I! Y7 W( `4 [[ 本帖最後由 st80069 於 2008-5-21 12:50 AM 編輯 ]

mdtjason

有資料可以參考嗎?
感謝大大們的分享~~~~~~~~~~~~~~`

賴永諭

output應該可以往上再疊一級PMOS load,gain 會不只40dB吧 !!
當然會犧牲headroom

finster

如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
+ @+ r. ^7 ]7 \) @+ I6 a( x而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load driving只有一級,而n-load driving卻有兩級,這個樣子會變成往上的阻值比往下的阻值小很多(除非你在size部份己經留意到了,而且己經調到最佳化的情況)
不然,gain值應該會被限制住,而且是被p-load driving給限制住,如此一來,不管怎麼調,應該都會被限制住

vince

1. finster說的是對的  可是以你的應用不應該再把PMOS cascode來增加gain
   原因是kbgriver所說的  
2 ]3 O! [! K' y1 s8 L6 _7 l2. 以你的應用來說 你不清楚load current 是多大 甚至你的load current
5 N( t7 O6 U- e; U7 F  \$ m4 ]) l   是會一直變的 當你的load current 太小的時候 cascode 的pmos應該會跑進linear region
   做了也是白做
3. gain大有他的好處  可是over design只是增加自己的困擾
) r5 W' K0 R, u- d: X! n* a1 \   所以你應該是要去算一下你到底需要多少gain
7 u% I; ~  J: w5 v# c$ G6 v) Q- l0 ~  [4. 如果你是學生  而這個不是你論文的主要部分
! }2 u7 A' ?. x" c2 j* n! |/ c   那我會建議你用更簡單的架構
   甚至把frequency compensation 改成用外掛大電容的dominate pole compensation
3 [* i& o& p5 |% g0 V8 U   除非你的很清楚你的load是什麼  你的頻寬是多少 不然你目前的compensation是有危險的
) S+ `7 M& N& |0 A% Y1 H' j, T, {- O5. 你的VCM就是你的Vref 不是1/2 vdd
6. W/L 不是三言兩語可以說完的  不過  少用最小L就不會太離譜了
, Z9 R, s  N( u& D1 Z- m1 Z7. 指導老師誤判  =>  你有找對老師嗎?? 找沒經驗的老師做類比電路  請保重
5 Z: k+ D1 U8 l6 A: v' W0 X8. 今天話有點多  不好意思

squallscer

XDD
不會拉，vince大大見解非常的寶貴唷！
更謝謝finster大為我提供的建議，
- _6 z% V$ ]  u: J! O' K看到各位大大為我解答，讓我求助無門的情況下感動非常了
+ @) c) R0 T. n; u* f% |( R8 w恩，我現在就試試各位大大的方法，跟建議，
我試完後的結果再跟各位大大報告！
; W, }0 J2 q7 O謝謝大大們的不吝指教....
' ~6 ^$ w# {9 d& Z* H/ j2 p( w8 U(話說....我的專題老師....可是很強的老師....與其說造成他的誤判，還不如說他因為趕時間，而我的意見又很多，他反而覺得都有可能，只是他傾向試上面的方法...對老師真是萬分抱歉啊)

+ Z0 o( u' `6 L7 z9 ?恩恩~~~對喔~~~Md處的地方，看RAZAVI後，就TWO-STAGE來說，應該再底下再接一個NMOS，給他負載，並且提供電流...
而我這部分如果以TWO STAGE的觀點來看...好像根本不會有直流偏壓的樣子....
8 N* P/ Q% h) u- S6 d除非如vince大大說的知道LOAD的大小跟電流經過...而小弟LOAD處，是顆sram...
2 C' P' D: H' O6 I- [- m4 L小弟由此推得...後面是LDO當接OP正端回授後的產物了....哎呀呀~~~
0 F- C5 p2 Z+ Z4 q  Y, P, b
[ 本帖最後由 squallscer 於 2008-5-22 09:42 AM 編輯 ]

st80069

咦?
話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
(昏頭)
: G7 u, t6 B% D. X) M! [抱歉抱歉....
finster大大說的....是指沒有MD和MC時的設計嗎??
9 u4 T/ n; y! d( S恩...那應該是我的寬長比設計的問題了...
我重新再重推做一次...
( U! g) b( F8 g
[ 本帖最後由 st80069 於 2008-5-22 09:51 AM 編輯 ]

jerryyao

原帖由 hiyato 於 2008-5-20 08:35 PM 發表
# L3 d7 K0 c3 U+ R- u有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
" x. P& u- B. r/ Z5 r附上他的paper讓大家研究看看。
**** 本內容被作者隱藏 *****

5 _' c4 F. A) \  Hregulator領域是我的下一階段要做的目標，看別人推薦的paper比自己是找有效多了。
要錢以後再說。
; S7 G9 K; i* U- ^$ a" U* n
[ 本帖最後由 jerryyao 於 2008-5-22 01:26 PM 編輯 ]

finster

原帖由 st80069 於 2008-5-22 09:46 AM 發表
& o+ Y& D( ?3 s咦?
話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
(昏頭)
抱歉抱歉....
; Z, {, i7 p" d/ A) wfinster大大說的....是指沒有MD和MC時的設計嗎??
0 Q5 Q+ C5 j4 z恩...那應該是我的寬長比設計的問題了...
+ c9 t% O8 F2 C3 h% c我重新再重推做一次...

3 e# n, Y7 T$ a! t" C, ~

& K' T5 f' G7 }/ Z2 D9 P
0 L2 N0 n! |5 u$ O* q' q1 s1 t6 N不了解你指的MD和MC的縮寫意思
我個人在設計fold-cascode時,其實會先設計bias電路,因為bias電路會間接(有時候是直接)決定fold-cascode的performance
6 ^. n' p6 @4 r. W) O+ D* R( P因為,我以前曾遇過當我發覺到我的OP的gain己經調不上去時,我以為己經到極限了,後來在檢查我op電路各點電壓時,才驚覺原來是因為我的bias電路而限制住我op的gain,難怪我的op的gain一直上不去
自此之後,我才學到原來bias電路對op而言,也是一個很重要的設計重點,而這個bias電路,卻是很少人有花心思去看的

st80069

喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
很謝謝kgbriver的寶貴意見~~~
看finster大大的解說，
發現OP的學問，還真是多....
唉...小弟新生入門，很多問題，還請各位大大們不要見怪~~~很謝謝大家~~
& Y' K0 I8 |5 i
4 H" U2 G  f2 ?6 B6 w8 q從上面感覺起來，finster大大是先給定電壓囉，然後如果沒達到飽和，就只調W/L比?

$ K# d/ T; D4 {# s恩.....原來如此...
今天發現了一個問題.....小弟的功率真是省到了一個極點....
( F8 d: {+ E' U; D; b' a) ^電流總共才20u....致使M6，M7的gm小的可怕，增益因而不能提升....
  ]* o* p( D# H2 k* W4 S, l/ S也就是說，如果能維持電流情況下調升W降L把gm7上升10倍，就能達到60dB了，YA~~
5 Q, i& p" ]' ?/ h  r: i+ [* j* N結果失敗....
真是牽一髮而動全身....一調就全部變樣....SAT，LINEAR都要重新....
大大們的精粹，小弟一時還真是難以上手....真是對不住啊....(慚愧)

finster

原帖由 st80069 於 2008-5-22 10:50 PM 發表
8 z: i: t& u7 b喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
很謝謝kgbriver的寶貴意見~~~
9 F. _4 J7 j4 p- e3 Y# H看finster大大的解說，
0 I; d+ o, ~- a2 ]/ d: M5 B5 u發現OP的學問，還真是多....
唉...小 ...

5 E- x3 A/ C0 U0 A. w
; X# `* r0 H( ^7 v$ v* Y( B, _8 F我想,你有點誤會我的意思了
在設計op時,尤其是folded-cascode op,我建議一定要把bias circuit加入一起作模擬,若是直接給一個定電壓作bias雖然也是可以,但遠遠及不上實際的bias circuit來得好,而且bias circuit所產生出來的電壓未必真的是定電壓,它也會隨著製程,電壓和溫度而有所變化,所以folded-cascode op我個人是強烈建議要加入bias circuit一起作模擬
$ S, M; G$ P2 d4 {而我前面所言,有時候bias circuit也會是限制住op的gain和phase margin的一個因素之一,因為bias circuit若設計不好,也會影響op

st80069

原帖由 finster 於 2008-5-21 02:03 PM 發表
如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
6 |) G, H, Z; R5 a而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load drivi ...

9 x! C2 u9 h5 B2 C* J1 q5 M. e嗯...3天來測試發現...結果，如果只有一級，那電流鏡那端的電流就必須極小，彌補不夠的電阻，不過...卻也為了彌補...結果導致gm7的值極小而必須加大w，或者固定小電流，gm7ro7(ro9||ro2)同時放大寬長....
# g- S' M; m" ^: f' Q0 f哀....然後面積就變得超大超大....