在晶片佈局(Layout)考量方面,類比(analog)部分與數位(digital)部分所考慮的方向不同,所以對於在佈局時,方法也有所不同;數位電路最主要考慮的是面積的考量,故通常都先製作單位元件,將VDD與GND的高度固定,每個單位元件都以此高度來佈局,不用考慮noise及match之問題,其最大原因為數位電路的noise margin約為 ,所以雜訊免疫能力很高,而元件之間的對稱問題,也不用考慮,0 e0 |. u4 p. p9 g
3 o5 j+ L V" ?# a6 D! g. d( ~4 v
但在類比電路佈局中,對於對稱MOS必須盡可能的match,使MOS可以同時受到雜訊的影響,讓雜訊變為共模訊號,則在OPA不會被放大,進而不影響訊號的正確性,如Amplifier中的input端。一般的方法是使用common centroid來達到目的,在MOS兩旁加dummy可以防止周邊元件對其他MOS的誤差所產生的影響。而在MOS的周圍加上一圈guard ring,可以盡量減少雜訊對於MOS的影響,以達到保護電路的效果。: I1 `- _/ m9 a w% d' e; v