brief for Cortex-M0/M3 Logical Validation Implementation

sinoicboy

├─doc
2 x# @, z% H/ l2 T& E  B2 U7 W│  ├─Cortex-M0_TechnicalReferenceManual_Frame
! X7 ?9 p+ f" d! x  U+ T│  │  └─graphics
│  ├─Cortex-M0_UserGuideReferenceMaterial_Frame
│  │  └─graphics
│  └─Cortex-M0_UserGuideReferenceMaterial_XML
/ M! e" ]7 b4 A9 ^. h│      └─graphics
├─implementation
& C& q: L! \  r9 {8 Y* `; [! T  u│  └─vectors
+ o2 t+ {! F7 v; y+ O+ y0 P: `9 u│      ├─CORTEXM0IMP
│      │  ├─crf
9 F: E6 v  F. F# ]' }│      │  ├─srpg
│      │  └─tbench
│      │      └─logs
│      ├─CORTEXM0INTEGRATIONIMP
│      │  ├─crf
│      │  ├─srpg
3 R- g3 h, ^2 p. K4 }- J7 X│      │  └─tbench
! e) |1 [$ y" ]  Z- t- W/ [( |) J│      │      └─logs
│      └─tools
│          └─VerilogCrf
├─integration_kit
│  ├─logical
│  │  ├─cm0ikmcu
│  │  │  └─verilog
; R/ g0 }' J6 G│  │  └─tbench
│  │      └─verilog
│  └─validation
│      ├─glogs
! j7 j: K. j4 i) q2 Y$ L1 S' f│      ├─logs
│      ├─mdk
4 A" T9 K8 t  m│      ├─srpg
│      ├─tests
3 D6 `! A! ?( }" k7 u- p0 [, `│      │  └─CMSIS
│      │      └─Core
( c; G/ N7 ^# C│      │          ├─CM0
│      │          └─Documentation
3 r" q0 F0 V$ i+ M│      └─vectors
├─ipxact
│  ├─busdefs
4 n1 n+ y2 |3 L4 l4 s│  │  ├─amba.com
' t/ S5 i# @0 l' v% r, n│  │  │  └─AMBA3
│  │  └─arm.com
│  │      ├─CoreSight
, ]. Y9 R5 }4 z9 [% I; {8 K4 j( Q│  │      ├─Cortex-M0
& e; |/ D! t* U$ k│  │      └─CortexMCores
│  ├─channels
│  │  └─arm.com
, f8 B) |5 {* E1 a& a, I6 k8 q4 w│  │      └─Cortex-M0
│  │          └─rtl
0 B# q# O! v9 j│  └─components
│      └─arm.com
│          └─Cortex-M0
3 c4 F% T0 V' l& P' V' y└─logical
    ├─cortexm0
1 ?0 k: d; X" l9 J9 z) c    │  └─verilog
& o9 t4 W5 S; M, d% H+ C" x    ├─cortexm0_dap
    │  └─verilog
    ├─cortexm0_integration
, d( `" p# ^* {1 y: {/ U' _    │  └─verilog
( Q' |2 l, c. N: L  g    ├─models
1 R5 N  K7 p+ z* u" S2 v, i    │  ├─cells
5 o& Z! t9 ?$ b2 I( d( `    │  ├─cpf
6 N" m' Z( L4 i4 f    │  ├─upf
. `2 k/ Y& k! h    │  └─wrappers
    └─ualdis
        └─verilog
7 Y1 J. X( J7 s' S8 h" b# e

遊客，如果您要查看本帖隱藏內容請回復

sinoicboy

├─AT420-DA-03001-r2p0-00rel0
. B7 e, a8 ~5 k, n( @4 z│  └─docs
- B* o& H+ L& B' D5 g; F│          DDI0337G_cortex_m3_r2p0_trm.pdf
9 K2 J1 L: [/ G" G* T│         
├─AT420-DC-02008-r2p0-00rel0
8 f, b. l  _2 O$ n* f│  └─docs
5 Y, T0 r3 w6 p3 k" R" V5 `│          DII0194A_cortex_m3_r2p0_csg.pdf
│         
├─AT420-DC-13001-r2p0-00rel0
│  └─docs

│  │  │          CM3CodeMux.v
" l( m; P. U2 C; t! j6 ?; c' R│  │  │          CM3flashmux.v
7 R3 Y" C3 \- |* E9 R. K│  │  │          CM3ROMTable.v
1 X% b3 Y9 H& q│  │  │          CortexM3Integration.v
│  │  │         
│  │  ├─dapswjdp
│  │  │  │  README_DAPSWJDP
0 Z2 `2 d4 n9 N9 i│  │  │  │  
│  │  │  └─verilog
│  │  │          DAPDpApbDefs.v
│  │  │          DAPDpApbIfClamp.v
│  │  │          DAPDpApbSync.v
│  │  │          DAPDpClamp0.v
│  │  │          DAPDpEnSync.v
│  │  │          DAPDpIMux.v
│  │  │          DAPDpSync.v
│  │  │          DAPJtagDpDefs.v
│  │  │          DAPJtagDpProtocol.v
* r$ J+ \; ?  b9 Z2 ~3 E│  │  │          DAPSwDpApbIf.v
│  │  │          DAPSwDpDefs.v
│  │  │          DAPSwDpProtocol.v
! C: L$ o) b& o3 g│  │  │          DAPSwDpSync.v
│  │  │          DAPSWJDP.v
, ?8 z2 N' r, S9 F9 W! R$ b│  │  │          DAPSwjDpDefs.v
│  │  │          DAPSwjWatcher.v
3 O- f6 V+ C( f( B& H! L│  │  │         
# b% H9 a4 t/ b# F" j│  │  ├─models
│  │  │  └─cells
│  │  │          CM3ClkGate.v
│  │  │          CM3EtmClkGate.v
* R! B/ N# Y* M3 w│  │  │          CM3Sync.v
+ U9 [  K1 x" r( g9 N1 p( M/ O│  │  │         
' Z8 y# z* K1 T. E. ], B│  │  └─tbench
  J; p5 h; P' h' m│  │      └─verilog
  F& R. F0 w1 A, Y) }. O. B. u# c% J9 x! N│  │              AhbToApb.v
8 c; h1 M- Q# Z& g/ ]' t+ B. e│  │              AtbLogger.v
│  │              BusMatrix.v
│  │              ClkReset.v
│  │              CM3BusComparator.v
  A5 t* k3 @  `' K( z│  │              CM3BusGasket.v
│  │              CM3TestExAcMnAhb.v
│  │              CM3ValAHBSplit.v
│  │              CM3ValApbTrickBox.v
│  │              CM3ValBusCompareCtrlReg.v
: y% g4 N, N7 E$ f8 v│  │              CM3ValControl.v
# n5 j0 ?8 x3 Z: R  i0 s6 E. S│  │              CM3ValDebugCore.v
│  │              CM3ValDualPortRAM.v
0 {9 O' E# x: E% {8 ~│  │              CM3ValDualPortWrapper.v
$ g/ p( @5 H2 p( N2 z│  │              CM3ValETMTrickBox.v
│  │              CM3ValHTMTrickBox.v
│  │              CM3ValIRQGenerator1.v
' Y/ J. `& l. I6 D1 M2 w- P; I) ~│  │              CM3ValIRQGenerator2.v
│  │              CM3ValJtagTrickBox.v
: N& e/ ^2 K3 o' M7 o│  │              CM3ValMemory.v
│  │              CM3ValPMU.v
│  │              CM3ValRAM.v
" c$ N9 u* o2 W│  │              CM3ValRAMWrapper.v
- N/ B8 G# e1 D│  │              CM3ValScratchPad.v
8 W9 |' z+ {, X( |4 K│  │              CM3ValSWCapture.v
# f3 ^3 y, k& k- ^│  │              CM3ValTBDefs.v
│  │              CM3ValTraceOutput.v
│  │              CM3ValTraceSync.v
" p$ q% V5 L4 \0 G% S
* R# W  B8 K# d. p0 j$ k0 P3 @/ V" [│      │  │  exclude_list.sc_waitstate
! z; T2 X) C" ^8 R# E
            │  └─fe_tsmc090g_sc-adv_v10_2007q4v2
; H; ^& V1 ?8 S( i            │      │  scadv_tsmc_cln90g_rvt_ff_1p1v_m40c.cdB
  [" B7 h" g' t4 _  O" C            │      │  scadv_tsmc_cln90g_rvt_ss_0p9v_125c.cdB
            │      │  scadv_tsmc_cln90g_rvt_tt_1p0v_25c.cdB
- X) i  L% K% I. t( k( ~/ o            │      │  
            │      └─scadv_tsmc_cln90g_rvt_tt_1p0v_25c_dv.cl
6 ]8 t9 k/ x; i            │              cells_1.geo
            │              cells_1.pwr
! H3 h0 ~! w# D1 x            │              index.cli
            │              README.TXT
            │              rulesets
; H0 j8 N8 w3 T% Z, ^# O2 [            │              VERSION.TXT
            │              vias_1.geo
            │              
            └─tsmc
                └─t-n90-lo-sp-002-f1_1_6a_20060914
                    └─6X2Z
                            corner.defs