Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: d8731502
打印 上一主題 下一主題

[問題求助] 用HSPICE跑analog simulation出現time step too small的錯誤

  [複製鏈接]
1#
發表於 2010-7-4 19:41:43 | 顯示全部樓層
我之前也遇過類似的問題3 G+ S' \5 B. Z
baker 的書(舊版的)有提到收斂問題主要是調整 ABSTOL VNTOL RELTOL 這三個參數
- ]' I8 C- Y: k4 L+ {& `這些參數是絕對電流容忍度 結點電壓容忍度及相對容忍參數
: _* Z* [  P9 D2 B根據spice的版本有不同的default值 3 X+ \: V* {0 F) O7 K, L; I
設置可以改變疊代的次數 ITL# C) \; v( a) |. ~! m0 c8 r
2007似乎是default到100(ITL=100)7 k; j; e* z. m! p& \
再來就是電路上的問題
& i9 J5 H) X" }0 m, J+ D% y( `可能是變容比值或增益造成不收斂點
' ^3 s$ n( L  A! S可能要檢查一下回授的參數+ D- J9 f3 o9 g0 Z0 X. B
UIC好像沒有明顯的作用(誤?)
% n/ I9 d/ M9 j( b2 \
# n: b8 D* C, o; m5 v4 Y+ Z7 p* o5 {; E  s
以上是小弟一點點的經驗
6 q2 M8 Z- R; a/ u- B* D景供參考
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-11-1 07:10 AM , Processed in 0.166010 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表