A Low-Supply-Voltage CMOS Sub-Bandgap Reference 模擬的問題

水漾sky

電路圖：

8 z  l& a/ V# O! `9 O4 P" o4 ~規格及模擬圖：

8 ]7 E! U$ j# L! Z  q% @# D: r
+ o# m% [$ }$ g/ h: g# W8 Z想請問各位前輩
這種架構的BGR 要怎麼去調整設計出像上面那樣的模擬圖
4 h6 G1 e5 N% t7 v8 h再我所找到的ＰＡＰＥＲ中　有提到說此電路不需要啟動電路
1 h( O! }% q1 w* g0 x) I再加上我試了很久 都抓不到它的特性
0 x: g8 U" ]' B' i; m4 t! k" ?6 |
不知是小弟的ＳＰ檔打錯　還是　其他之類的

0 ]/ c! i3 C2 E7 o) v( W, }) Y- E小弟的ＳＰ：
# g# A/ l& g9 k' e7 d
3 N4 o. v% G6 g) h# `2 I
請各位高手多多指教

, B3 \6 N3 u9 j* }) G. c. ~( C( f如有需要ＰＡＰＥＲ　下面有載點可以參考

[ 本帖最後由 水漾sky 於 2009-7-25 02:10 PM 編輯 ]

水漾sky

那個圖 是PAPER的作者放上去的
我也在找出原因 因為我也弄不出來= =

水漾sky

恩~ 謝謝^^
我先試看看
因為我正在找VTHn 在哪邊.....