設為首頁收藏本站

開啟輔助訪問切換到窄版

1 2 3 4

Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › FPGA/CPLD/ASIC討論區 › 用verilog撰寫取對數log電路

發新帖

樓主: michael6172

上一主題

下一主題

[問題求助] 用verilog撰寫取對數log電路

1^#

發表於 2009-5-4 16:29:17 | 顯示全部樓層

很想知道如何建構!
不過感覺很難的樣子!

回復支持反對

使用道具舉報

2^#

發表於 2009-6-19 21:51:57 | 顯示全部樓層

對此一電路有興趣
感謝說明指引!

回復支持反對

使用道具舉報

發新帖

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-8 02:35 PM , Processed in 0.114514 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表