請教前輩們有關 Pipeline ADC 的問題

lchuang

==================================================

有的 chip 發生在第一級 有的 chip 發生在第三級
8 x' l7 `+ K5 `: b
想不透的是，因為有 1.5 bit 的補償
* J0 q8 ~; F, ~8 l  X7 h
理論上應該可以抵抗約 +/- 150 mv 的 offset

==================================================

' p" N7 j1 X- P5 E, F+ M7 V- _以上部份原文我個人認為作者你可能搞錯了1.5 bit的offset抵消的觀念了，
* Q; s+ X8 V+ E1 ^
所謂的+/- 150mV指的是比較器的offset.....並不是你所謂的OP offset唷~~~~

' ~2 B9 {, ~" G3 i* d) w另外就是一般做Pipeline ADC都會著重在前四級(以12bit、+/-1V輸入電壓)，
2 ^/ H3 S5 E* w4 [  X
& l9 W8 K4 H( e, j9 {9 g/ M那麼第一級的OP所產生的error就需要壓在"0.25mV"以下才能達到................

5 e9 e7 S1 W/ {1 T% `所以你可以先提供一下你的ADC規格，大致才會知道這個ADC的關鍵在哪........

5 K9 o! E4 g6 [" @! z3 E至於你所謂的miss code會發生在第幾級......其實以pipeline來說，只要第一級毀掉....
7 i" r( c7 M3 K) f: m
後面的幾級我想都不會好到哪裡去........

0 E7 G) v; K1 ^2 _( w/ u8 ]# S% _; P所以pipeline的第一級OP是最重要的，你可以去檢查一下第一級的error(Pre-sim and Po-sim)~~~

& s; k3 y7 b% R/ MGood luck

lchuang

你的Calibration有沒有bypass功能阿???看起來你的ADC是沒問題的~~~~
- ?2 W6 u0 d: ~+ \8 W3 w3 B
建議你先關掉Calibration功能，再看看有沒有missing code~~~
8 h. m& N( g! j/ a0 [- k* \; H( _
你也可以用Digital code反推一下你的輸入電壓，

可以先算出輸入電壓是多少會發生，在我的想法我會想到
4 {7 C4 H/ D& a  T4 p
127===>0001111111

255===>0011111111

383===>0101111111
) v+ ]) v' N" Y, Z3 z+ }
6 A6 j1 D0 e  h! c......etc

你是前四bit做Calibration嗎????建議你去看一下Calibration.....

另外你的pre-sim跟post-sim都有含Calibration去模擬嗎????

0 x; x9 f0 I3 }  E) B5 P& y因為Calibration是屬於數位電路部份，

- U9 v9 S; G' k+ O  P4 K+ q. J所以你可以透過verilog sim來驗證一下你的數位部份，
; J9 @0 h# o* O# p6 T8 B
但是你要針對ADC部份寫behavior model來驗證會比較快~~~~

Good luck

lchuang

剛剛手算一下，missing code會發生在輸入電壓為：

0.125~0.155
8 e' o8 O3 b; Z6 e+ S( q
0.25~0.28
# F- `4 G7 X, x8 M0 ~, ]7 ~7 g6 K
0.375~0.405
0 |7 w6 j. r$ Z( M
0.5~0.53

0.625~0.655
% R4 K# u) X# [, v
$ s5 j- p4 j% k' ^* U9 V0.75~0.78
# x! G6 ?! [5 l0 ~; x" E1 q
+ m+ N# Y1 `9 T1 n0.875~0.905

% B& L; b0 X9 T; w& p$ o# d: u; X你先往這方面去跑一下模擬~~~~

2 b' E" C2 K7 k- Q應該可以還原一些~~~~