|
Linley Group首席分析師Linley Gwennap表示:「如果不考慮功耗和電晶體預算,要設計出高效能的處理器並不困難。但處理器若要滿足面積小、有效率,能提供足夠效能因應當前需求,同時還要留有空間以因應未來的成長,設計難度便提升很多。為了讓用於嵌入式應用的ARC HS核心達到最佳化,新思科技提供彈性極大、能讓SoC設計人員自行調整的CPU,在使用較少電晶體和功耗的情況下,達到高吞吐量。它的強大功耗效率以及低成本,可有效協助嵌入式系統的開發人員。」 S; I3 V0 V$ v& Y7 {
) g6 ? @! Z# D9 ^- l2 D可配置和延展性 (Configurability and Extensibility)
% |4 u+ ~4 W+ v ?$ S" o+ _9 e
, p, q0 }9 @) k* [具備高度可配置性的ARC HS處理器可協助設計人員調整其SoC核心的每個資料事例(instance),以達到效能、功耗和面積的最佳平衡。用戶能將指令定義擴展至處理其專屬硬體加速器整合的處理器管線,如此可大幅提升特定應用(application-specific)的效能,同時降低功耗及所需的記憶體。原生的ARM® AMBA® AXI™ 和AHB™標準介面能進行32位元及64位元兩種交換處理的配置,使系統吞吐量達到最大。透過單週期存取(single cycle access),SoC的周邊裝置能直接映射(direct map)至CPU,如此可減少系統層級的延遲並讓硬體整合達到最大化。HS34與H36核心能實現處理器與系統的效能優化,藉此讓設計人員設計出具差異化的產品,同時降低實作成本。
, C7 e+ {8 X9 |- `* t- _8 [) {. _* Q9 ]- c# |- P5 F
強大的軟體開發支援5 ]4 [6 ~* q& Z* D5 r
6 x: I7 ^& Q7 W& x/ @3 k
新思科技MetaWare開發套件支援新的HS核心,這套完整的解決方案用於進行ARC處理器中嵌入式軟體的開發、除錯(debugging)及優化。該套件包括可產生高效率程式碼的優化編譯器、讓軟體中的可見性(visibility)達到最高的除錯器,以及作為預先硬軟體開發的快速指令集模擬器(instruction set simulator ,ISS)。另外也提供100%週期正確(cycle-accurate)的模擬器(simulator),用以達成設計優化及供驗證使用。支援HS處理器系列的作業系統(OS)包括新思科技的MQX RTOS── 能實現最佳確定性反應時間(deterministic response time)及記憶體效能的全功能即時作業系統(real-time operating system)。使用者可從參與「ARC存取計畫」(ARC Access Program)中之合作夥伴,取得由第三方所提供的額外軟硬體工具,方便進行ARC HS處理器的軟體開發。這些軟硬體包括:由Ashling Microsystem及Lauterbach提供的先進除錯工具,以及Express Logic提供的ThreadX RTOS。+ Z) P% r, A2 u, W3 s+ M8 _, v/ p' B
8 N5 ^* [$ Y$ K* \新思科技IP及系統行銷副總裁John Koeter表示:「每年ARC 晶片的出貨量超過13億個,我們深知新世代電子裝置所需的處理器必須同時達到高效能與低功耗、低面積的目標,而ARC HS處理器系列可有效符合這些需求。HS34與HS36核心的推出,代表ARC產品組合的大幅精進,也顯示新思科技致力於擴展ARC的產品規劃,以滿足設計人員對於嵌入式設計不斷改變的需求。」 |
|