PLL鎖相電路要怎麼layout...想請教各位前輩大大 謝謝

kez366

新手拿到一份PLL鎖相電路,怎麼著手進行layout工作呢? 我一點頭緒也沒有 ....想請教各位前輩   謝謝
有什麼細節要注意..或是怎麼layout法...可以讓我縮短時間提早完成PLL... 要在20天內完成有可能?

shaq

這份是我在網路上找到的文件，給您參考

遊客，如果您要查看本帖隱藏內容請回復

finster

PLL的設計者應該會給一份floor plan吧
如果連原設計者都不知道該怎麼擺放各個block的位置,那就有點不盡責
9 m; ~* h6 E+ T6 l0 r9 P4 `6 O
9 ]- m' G9 ~2 ]/ u! H給你幾點我以前交給layout的PLL的擺放位置
1 Z" i7 y8 z# \2 D; T首先,PLL電路中最大面積的是Low-Pass Filter(LPF),我的作法都是放在PLL的最下邊,同時,我會先計算MOS-C的size與要畫的面積為何
而整個PLL會以LPF的最大X軸作為邊界,然後往上畫PLL其他block
, x: p. B' m& V4 D3 f接下來,則是Charge Pump Circuit,會放在LPF的上邊同時緊靠在最左邊的位置,這個電路並不大,同時也是analog block,所以,畫完後要作ring圍在外圈,並且,這個電路通常會設計成differential circuit,所以要特別注意matching,並且留意wire的連接
再來則是Phase-Frequency dector(PFD)和pre-divider,這個電路是數位電路,不過,因為PFD中有些電路是要消除dead-zone現象的,故而有些元件的path要特別留意matching,而這點,要看設計者是用那一種PFD電路,若沒有特別交待,那layout人員是不會特別留心的...

7 c4 G. C) S& Y& H

遊客，如果您要查看本帖隱藏內容請回復

super

這一份文件真的很不錯謝謝大大分享~~
還有觀念 理論的講解

eddieshih

正需要有關這方面的資料....
謝謝您的分享,下載回來看看!!

phil1801

感謝大大這樣熱情分享資訊, 這個真的是佛心來的嘛 ...... 非常謝謝

qaz123wsx

感謝分享資料,下載回來看看! Thanks!

hikaru219

真是受益良多~~
感謝大大們的經驗分享~~
而且也回答的很詳細
數位跟類比的區別也有講到
& I1 {* z+ e% z, G' b很受用
$ u! v5 B6 H4 u0 U

kanoson

受益良多︿︿
有些是小弟沒有考量過的
$ k+ _$ {7 i6 T6 o& M感謝分享資料, Thanks!

libra3333

好東西唷，感謝分享.......................................

a090426657

剛好我也需要但點看不太懂慘..
/ R5 y5 r8 d. W4 N  N4 k
, B! V% A- K+ [) X' C& G謝謝分享

johnnyck33

感謝大大無私分享~~謝大大分享

f86008

感謝無私的分享~~謝謝分享　~~謝謝分享
感謝無私的分享~~謝謝分享　~~謝謝分享

daidai

感動ㄋ！                             
& n% `  m) g7 d# M1 [( m3 g- C謝謝大大無私分享！！

mjubgt

感謝 "finster" & "shaq" 的分享, 感恩唷.

tzungyuan

兩位大大對PLL瞭解甚深，
感謝您們的分享，讓我增長見聞。

bearlin5772

感謝shaq大大的分享,這份文件太棒了,讓我對PLL更加了解

282401

非常感謝大大的分享
- R  r) o0 J& G' w  B$ J9 k6 M下載看內容
% G9 W: v8 H$ H! D增進知識
感謝大大喔
有你的分享
$ f8 S7 X' k3 ]- F7 ]造就大家喔

u9513349

雖然目前我還在劃數位電路~
, ?8 k4 ^# x" ^. \4 C/ {
% j- Y# _0 d3 Q7 J: p/ l不過多學我知道會對自己有用的~
! n$ ?( i: e1 j& ~% l$ a- T, ?
# @& ?0 Y; V+ w- I, ^謝謝大大所提供的資料^^

kwfy

有關PLL電路還在學習當中，這真的是很實用的data~~~~謝謝大大分享~~~~