|
我是數學系畢業的, 於民國90年轉入IC設計,
/ Y( k8 i; \7 x k% \+ o撰寫Verilog確實不難, 大約半年就可出師了,
6 b4 b, _' p5 Z, R6 L/ `7 J0 G- }又加上有FPGA可以驗證, 所以出錯的機率著實不高,
: t ~& a: a4 N' _ e, j" b但那只能說function work, 要達到量產, 還有一段距離,. A+ Q' ?0 a B% L( F% v8 G8 U
以下是我經驗:
. g2 h& e, E) @( R. a1. 現在的IC不可能是純數位, 所以會有analog circuit在IC中,: B' T- {( _ k
最難的就是analog與digital interface,
7 n" |) }/ t {- n 常常就是analog simulation ok, digital用FPGA verification也ok,
2 L/ h+ Q. l) K, m3 | 但實際開出IC卻有問題, 而且弄不清楚是analog還是digital.
+ ]) T4 T# t1 B) R; N2. 現在IC cost-down很嚴重, 所以Verilog大家都會寫,
& M/ D+ r2 G' S$ I 但要怎麼把die size縮小, 那就是一門學問了.5 H, v. O6 B+ \7 P4 V
3. 測試又是另一個問題, 雖然有tool可以產生test-pattern,
* y6 P) u0 S: ~* B, ^! H 但要怎麼把測試的覆蓋率提高, 又是個挑戰.) E* x, M# P& K1 U/ S% e
4. 另外, 還有一個重要的課題...EMC, G4 ?, \5 N1 R& c( P5 @
這個就要有很多的經驗值了, 因為都是要IC出來後才知好壞.
) N% }* d5 U7 p3 G2 X5. 最後, 雖然有tool能修改code降低power consumption,+ {$ L0 m- D1 Q1 e
但不注意對正常function有時會影響到, 所以需要一些經驗值.0 Y s0 H! g# I9 U; Y1 S$ t1 i
以上就是我的看法, 給大家參考. |
|