|
我是數學系畢業的, 於民國90年轉入IC設計,
: V8 Q6 i# M( e2 E9 b8 Z: q撰寫Verilog確實不難, 大約半年就可出師了,
" l8 j7 u, b% e又加上有FPGA可以驗證, 所以出錯的機率著實不高,
) C& b9 q& l+ O2 Z但那只能說function work, 要達到量產, 還有一段距離,# z7 F; x( i5 |; {
以下是我經驗:& r3 z& K- s/ ]/ k% q' l' s
1. 現在的IC不可能是純數位, 所以會有analog circuit在IC中,
: e2 e& X: Q9 l) V 最難的就是analog與digital interface,
% K2 a& b# d0 q0 g& K9 Y5 w# { 常常就是analog simulation ok, digital用FPGA verification也ok,9 {7 P9 m: H3 x7 o
但實際開出IC卻有問題, 而且弄不清楚是analog還是digital.
; }8 x$ B: d! m$ {% `6 P$ a2. 現在IC cost-down很嚴重, 所以Verilog大家都會寫,0 z' p/ H# |7 A
但要怎麼把die size縮小, 那就是一門學問了.1 T1 T/ u% A9 s# L7 x2 K
3. 測試又是另一個問題, 雖然有tool可以產生test-pattern,/ k1 d4 W) z2 B, Z4 `& u
但要怎麼把測試的覆蓋率提高, 又是個挑戰.# [9 l+ v. {3 O/ n
4. 另外, 還有一個重要的課題...EMC,
1 n2 z$ ^" ?3 p+ Z1 ^- n0 q$ k 這個就要有很多的經驗值了, 因為都是要IC出來後才知好壞.' B F; e2 t) R$ z$ \* `3 |
5. 最後, 雖然有tool能修改code降低power consumption,7 e" Y$ V/ v5 @ o/ l7 H/ T
但不注意對正常function有時會影響到, 所以需要一些經驗值. i; E; M- P: p' U2 ~& }
以上就是我的看法, 給大家參考. |
|