請問lay完一套cell library要如何產生.lib資訊？

sunnyodi

如題，請問各位版友，目前公司自己建完一套stdandard cell library
  W) p" P) \( B/ M% T: b8 Y# n! M因為是自己設計的線路和layout，所以公司希望能夠轉出Designer所需的.lib檔
來提供Designer做Pre Simulation！
**************************************************************
目前由網路上查到2012年CIC提供的資料，有一套Synopsys提供的Liberty NCX
似乎可以簡單有效的產出.lib檔案！
看了這份資料後還是不太懂，以現在只有layout圖和spice檔案來說
6 M% x0 J2 v  C. \3 L" M9 J, L2 C不確定到底產生的過程還需要哪些檔案？
# ~' V4 w: p1 X1 d+ w
文中提到所需的檔案有
" k/ G# e3 @/ a; E2 g1)Model file  ==>  請Digtal Designer提供原始cell的model？
2)Cell netlist  ==>  是指現在驗證LVS時所使用的spice檔案？
3)Input library  ==>  gds？還是該製程原廠提供的.lib？
4)Template files[非必要？]
※因小弟權限太低，所以無法附上連結，請google→"Synopsys Liberty NCX"
2 v8 T% V1 P7 @" X& p/ ]1 i**************************************************************
5 {; _) n. V4 ^! I0 `請版上各位版友協助，感激不盡！

tlhuang168

大大分享
; b2 H0 c) o- P, y3 U& @真是太感謝了