|
原帖由 hiyato 於 2008-4-24 09:30 PM 發表
& H1 r; w/ V9 i& l3 R + c6 h) O6 h1 a7 K' z& h
恩~問到樓主我是甚麼學校?這個嘛!
: ^0 o- U% V, g# T9 C- h不是台成清交,也不是中字輩,更不是科字輩,& k) D9 K) T' {
小小的私立學校,就不方便透露了,
+ c. ]% D9 q! r$ I& L8 H, A大家可以私底下交流。& |- o& {2 x4 ~' t& f* O* u
畢竟還是在學習中。/ O: N( e: e# q& ]
PO上自己layout的一小部分,也請大家多指導,該如 ...
( g" E, O, b* q5 b% M1 O( U
) {8 n# p1 z' r6 X5 @+ O& f跟您說一下這樣畫的一些問題,希望能讓您進決賽時有幫助(去年我評分被扣的地方)+ r& m5 A1 k6 z5 Q, P0 q: ?. @+ n
1.mos的等方向性...意思就是指如果mos都是放直的,全部的mos都要放直的,反之亦然,看您右上角的mos似手與其他mos的方向不一致
4 x& c- s# B; q ?% F2.不管是畫被動元件或是主動元件,都記得要補dummy mos 以及圍guard ring 非常重要...
5 w: N3 s! i2 U# W3.避免過長的走線,線跟線中間在規畫時,盡量能夠讓訊號線包在gnd 或是vdd之間9 w7 g' S$ `. [4 L( m8 Q
最後,版上有人有分享矽拓的layout 講義,那份講義蠻棒的,建議去找來看看
' a% s& A+ ?& V我今年也有比...不過沒交XD...所以沒有進% O+ T# x m! {: T' U, G1 ?: D
分享一下我畫的rdelay
8 }7 k r3 \/ w9 M1 E4 t空間沒有利用得很好,左右留白是想在畫top的時候可以補其他元件進來,或是補gnd...
; H& @, I+ H4 |/ ~) \- C* _ l ! f- Y" p* b- K
' s2 |: }9 l# X[ 本帖最後由 Shouwei 於 2008-5-2 02:38 AM 編輯 ] |
評分
-
查看全部評分
|