|
|
我是數學系畢業的, 於民國90年轉入IC設計,' @% k- \; I- T
撰寫Verilog確實不難, 大約半年就可出師了,
; w! y, I3 j+ \( ~, n又加上有FPGA可以驗證, 所以出錯的機率著實不高,
# k; [+ r$ Q8 }& w; B但那只能說function work, 要達到量產, 還有一段距離,* @" Q& A/ a7 n4 L& u
以下是我經驗: D5 O' d6 m% w( M/ L% {
1. 現在的IC不可能是純數位, 所以會有analog circuit在IC中,
1 x. G- V o2 y/ Z 最難的就是analog與digital interface,
M/ H, X8 ~) S 常常就是analog simulation ok, digital用FPGA verification也ok,& L5 {( J5 b# V6 |& f* g% [
但實際開出IC卻有問題, 而且弄不清楚是analog還是digital. o4 }$ P$ e+ l6 L) N
2. 現在IC cost-down很嚴重, 所以Verilog大家都會寫,
6 ]$ H$ F. `! k# e 但要怎麼把die size縮小, 那就是一門學問了.
* Y% W! Z2 |6 e3. 測試又是另一個問題, 雖然有tool可以產生test-pattern,
9 C5 I$ N$ z j9 X7 e 但要怎麼把測試的覆蓋率提高, 又是個挑戰.
, r: u* e# z9 k" V( E* i4 |9 D4. 另外, 還有一個重要的課題...EMC,
7 X l a: G: Z" P. W2 i 這個就要有很多的經驗值了, 因為都是要IC出來後才知好壞.
9 B7 c- i1 M9 i( M# x5 Y/ d5. 最後, 雖然有tool能修改code降低power consumption,
c8 Q: j! v& X( Q- d; O 但不注意對正常function有時會影響到, 所以需要一些經驗值.
% c$ ~2 p" {9 i以上就是我的看法, 給大家參考. |
|
IP卡
狗仔卡
發表於 2010-10-10 15:12:07
顯身卡
發表於 2010-10-25 08:10:05