PLL鎖相電路要怎麼layout...想請教各位前輩大大 謝謝

kez366

新手拿到一份PLL鎖相電路,怎麼著手進行layout工作呢? 我一點頭緒也沒有 ....想請教各位前輩   謝謝
8 p$ {" g7 v' P2 l! v7 y" @有什麼細節要注意..或是怎麼layout法...可以讓我縮短時間提早完成PLL... 要在20天內完成有可能?

shaq

這份是我在網路上找到的文件，給您參考

遊客，如果您要查看本帖隱藏內容請回復

finster

PLL的設計者應該會給一份floor plan吧
( r8 E6 y2 B9 ]/ @* N# h" ^如果連原設計者都不知道該怎麼擺放各個block的位置,那就有點不盡責
) h: M5 o6 F! C
給你幾點我以前交給layout的PLL的擺放位置
首先,PLL電路中最大面積的是Low-Pass Filter(LPF),我的作法都是放在PLL的最下邊,同時,我會先計算MOS-C的size與要畫的面積為何
) R! h. w+ ~  x. r5 c! H# a+ v而整個PLL會以LPF的最大X軸作為邊界,然後往上畫PLL其他block
接下來,則是Charge Pump Circuit,會放在LPF的上邊同時緊靠在最左邊的位置,這個電路並不大,同時也是analog block,所以,畫完後要作ring圍在外圈,並且,這個電路通常會設計成differential circuit,所以要特別注意matching,並且留意wire的連接
- [6 _4 T( w9 m3 ]. b再來則是Phase-Frequency dector(PFD)和pre-divider,這個電路是數位電路,不過,因為PFD中有些電路是要消除dead-zone現象的,故而有些元件的path要特別留意matching,而這點,要看設計者是用那一種PFD電路,若沒有特別交待,那layout人員是不會特別留心的...
- p' s4 L8 o; t& M- e7 i6 R! i

遊客，如果您要查看本帖隱藏內容請回復

wwbbcc

非常非常非常好的资料

sha018

shaq 發表於 2007-10-20 05:06 PM
# q  ^- T" F) V# n% f% C這份是我在網路上找到的文件，給您參考

: [. n- U% T; s0 l; G**** 本內容被作者隱藏 ****

- @. x6 |- X% f) G- d+ R5 ^4 N1 v" W您好，我是剛剛才註冊的，然後看到這則帖子，也想看看你附上的文件學習PLL，但現在看不到了，想請問是否能再傳一次?謝謝您!

rl7749

謝謝大大分享!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!

far

非常感謝分享
: s7 Y$ N' B! u  e& C* ]' v4 |7 w讓我可以充分了解!
! o3 Q4 W$ `- u% W1 r) K謝謝

special0523

非常感謝大大的分享,希望能獲得一些對工作上有用的資訊~
6 b0 `: B# u8 s+ v( z3 g

chian

學習,學習,PLL............
# }+ D* n. R& q

aszx91z8

謝謝前輩分, 小弟初入職場但因經驗不夠所以想找相關的設計來練習, 這對我學習非常有幫助, 謝謝

dustworld0

正需要有關這方面的資料...." k4 q$ Z7 E& H8 k: \9 f % J4 K/ t" h2 W; O4 u謝謝您的分享,下載回來看看!!

yenju100

感恩!                                    
4 l  ?, x  H/ c% ~  w2 r

n3e050

感謝分享 感謝分享 感謝分享

han30104

感謝分享，剛好可以多學習類比

rickie0728

謝謝分享寶貴資訊，讓正在學習的人有很好的資料。

wellgood

Thanks for your share! The document is what I am finding.

kkdy

x谢谢谢谢谢谢谢谢谢谢谢谢谢谢
( K- R: \# d3 T: B6 ~7 ^( z% o

t7711506

感謝 學到了非常多 畢竟在上面其實有關於pll的東西真的比較少 最近才回來找找看有沒有前輩在這裡提供資源
. x& z& t$ X/ ^3 b

chiiiii628

感謝感謝感謝感謝感謝感謝

yejie

* k/ A  t0 u- V+ f+ j7 O1 ]

destijl

剛好需要這份參考文件~謝謝大大

Ssuchi

謝謝分享寶貴資訊!!!!