|
原帖由 hiyato 於 2008-4-24 09:30 PM 發表 1 g. e4 ]) V, b' [- s/ q T/ e
6 P5 E# x, |8 k6 H" d- Q: Y- r
恩~問到樓主我是甚麼學校?這個嘛!, o" G7 v& T) i9 X
不是台成清交,也不是中字輩,更不是科字輩,
+ D) {8 f5 U: Q3 c3 K小小的私立學校,就不方便透露了,8 A6 y/ U) X) j
大家可以私底下交流。
; M+ c( M* h9 f H" \+ ^- _* P畢竟還是在學習中。& Q2 `+ R1 H b: j+ S( U
PO上自己layout的一小部分,也請大家多指導,該如 ...
4 a8 i( Z- Y3 }5 Q: v- m7 T) x
& H6 P! D& D5 D9 v3 g* I跟您說一下這樣畫的一些問題,希望能讓您進決賽時有幫助(去年我評分被扣的地方)
5 {* W! x2 z3 C) \3 q7 u1.mos的等方向性...意思就是指如果mos都是放直的,全部的mos都要放直的,反之亦然,看您右上角的mos似手與其他mos的方向不一致
! Z; Z9 I" r2 L( S1 V9 X2.不管是畫被動元件或是主動元件,都記得要補dummy mos 以及圍guard ring 非常重要...! W4 ]+ B: \8 G2 f% x f' W
3.避免過長的走線,線跟線中間在規畫時,盡量能夠讓訊號線包在gnd 或是vdd之間, z9 Y$ f, S M' {- t
最後,版上有人有分享矽拓的layout 講義,那份講義蠻棒的,建議去找來看看) O. S z9 D, T" m- z( `) U
我今年也有比...不過沒交XD...所以沒有進1 L6 N! I: X n) X4 h b
分享一下我畫的rdelay' b( A. V1 M% S: ^0 {6 U" `5 R) {& x
空間沒有利用得很好,左右留白是想在畫top的時候可以補其他元件進來,或是補gnd...
* e( m5 H; T0 M% L8 B/ p% }8 z: h2 d$ s" Y! p
- d8 g$ C+ }$ u# K2 c. p+ F[ 本帖最後由 Shouwei 於 2008-5-2 02:38 AM 編輯 ] |
評分
-
查看全部評分
|