請教有關調folding_cascode 放大器的訣竅

BOGY

對於opa的設計架構感覺遇到了頻頸，
) u. X# l! Q/ }* E' C+ e希望大大分享的這篇可以爲我解答疑惑

BOGY

當input pair size 加大時有時候模擬上會見到 input pair的MOS變成CUTOFF
0 O1 G- l+ h3 I# ]9 J8 m- m7 Q這時可以將substrate改接至SOURCE端減少BODY EFFECT.+ ?& }. W3
0 ^) }: Y" t0 W4 p
--------------------------------------------------------------
, e# b- I+ m7 g2 F! e2 d; M小弟有一個疑問，我們都知道製程越小各種效應的影響也隨之越來越大
如同樓上那位大大所說，為了要減小BODY EFFECT的影響我們可以將substrate改接至SOURCE端，
" l6 \( t" C+ s" W, b可是以LAYOUT的方面來看，ㄧ般來說我們以guard ring 接至電源端然後圍繞電路一圈以求電路受雜訊影響減小。
" }9 D# H+ B' y  D+ u) `" `7 Y# N
+ [! Z( b! h9 m+ g. ?  e: A0 [, C那麼當我們把bulk端接到source端之後，我們要以哪一種方法取代guard ring？
還有就是任何一種電路架構的改變有好有壞，那麼我們把substrate接至SOURCE端又有什麼樣的壞處？

, S( m8 i/ ~1 {7 f小弟實力不夠，希望各位板大爲我解惑。
私心希望能提供相關PAPER或是資訊給我。
2 @* ^% _3 k. f跪求感謝...)

585123yun

看大家的讨论，颇有受益！
/ l6 S  n! j3 K/ D% V) g对学习设计的人来说，很有用
& e1 e- @) \+ [% E. ^6 e谢谢大家！学习中

li202

substrate接至SOURCE之後，guard ring要單獨圍起來，避免其他substrate的影響
! ]+ ^3 u0 C9 L2 B! F這種做法缺點是單顆MOS的面積變大了，在寸土寸金的chip中，很難容忍每顆MOS都這樣做

suplioooo

謝謝大家的討論和分享，學習了。下載paper來看看。。
' {& a; [9 q3 S8 w7 F: x看來65nm的到60dB還是挺有難度。

stanleyy

老兄能把管子的状态都发上来看看么？因为各个管子的状态都看不太清楚，所以不好妄下结论了

a5858128

你可以再加一級P load
3 L4 [. U- _  {$ ]gain 就會再上去一點
# g& j+ ?1 z3 N這個架構大概可以到70dB左右
# ^- ~; ]: ~0 i. O4 i# N4 E$ @可以翻razavi Op那章~
7 }: m% {  L; i. ]裡面有完整的電路
感謝大大們的分享~~~~~~~~~~~~~~`

gufei99

新手 第一次来看这样的论坛，以前都是自己看书的 ，来学习一下 呵呵

pipemario

最近在工作上遇到需要設計OP的場合，才發現OP雖小，但是所需要考慮的地方還真不少。
& i6 O, H- W8 R% R感謝大大的無私分享，讓大家的設計技巧更上一層!!!

藍色趴趴熊

大部份都是在設定上會出問題，之前我也有自己調看看，但是都不理想，先看看大大分部之paper看看好了...
9 o( `7 a: y1 t9 g多謝大大分享~~~

gdhp79

有資料可以參考嗎?
2 @3 @/ y: A0 a4 h% p- g+ {* P感謝大大們的分享~~~~~~
7 ?" T2 M) R! p* L+ D

linux_java

請教有關調folding_cascode 放大器的訣竅請教有關調folding_cascode 放大器的訣竅

ronnie710409

最近也在研究OP怎麼設計, 不過還沒什麼概念, bias也不知道怎麼設, 希望看了前輩的paper對我有幫助, 謝謝!

semico_ljj

为什么看不到图，单看文字看着好累！
+ B( o! h1 K0 `  l
+ z3 G/ \! }3 h+ V' y/ R& e[ 本帖最後由 semico_ljj 於 2009-7-21 11:28 AM 編輯 ]

蘇建誌

thank you for sharing this material

leaf1989

各位大大~我的OP是two-stage的架構~而我去量測low voltage bandgap的PSRR出來的頻寬很低。
我想請問一下PSRR跟OP的GAIN是最主要的影響嗎?還有什麼也是影響的因素呢?
/ {4 V  F3 ]3 u0 n) u; Z, ]2 p來去看看大大給的PAPR...謝謝囉!

ychchip

1. 看大家蠻踴躍在討論, 確實已發揮'社群'之功用.
2. 我同意, analog ic design indeed needs some experience.

stevenbest

多看看PAPER是有益無害的
; P: _  v8 L# W2 V- u7 p尤其在做analog這一塊

sereniva

小弟目前正在練習設計folded cascode opa
& H8 [, s5 d# ^  {這個討論串令我受益良多呀

ashura

fold-cascode的opa真的不容易設計的好
! I1 u/ x1 Z, t2 l" O來這裡跟各位前輩學習如何設計
謝謝大家的指教