|
我是數學系畢業的, 於民國90年轉入IC設計,
9 C3 z: ]; u/ G6 f5 e- |撰寫Verilog確實不難, 大約半年就可出師了,3 q2 \% E2 O: y
又加上有FPGA可以驗證, 所以出錯的機率著實不高,8 t# W8 ?; R4 H% s* G
但那只能說function work, 要達到量產, 還有一段距離,
, A/ G& e+ `2 e/ d; f& f以下是我經驗:
/ Y* c2 }' z) K4 l1. 現在的IC不可能是純數位, 所以會有analog circuit在IC中,' s, M Q6 n* i: X
最難的就是analog與digital interface,* W* V$ Y% U7 z }' O7 X5 G" Q
常常就是analog simulation ok, digital用FPGA verification也ok,3 Y; } T+ J6 I: A+ O. y2 p8 [
但實際開出IC卻有問題, 而且弄不清楚是analog還是digital.
! \7 h- Z- I1 X2. 現在IC cost-down很嚴重, 所以Verilog大家都會寫,2 O2 g0 j% a! H7 F- F
但要怎麼把die size縮小, 那就是一門學問了.
- {/ t+ V' d* a3. 測試又是另一個問題, 雖然有tool可以產生test-pattern,
+ q( A+ g; @8 N( I 但要怎麼把測試的覆蓋率提高, 又是個挑戰.
3 I2 K8 N+ w+ }! N- l4. 另外, 還有一個重要的課題...EMC,: o; B* ^( R o% }0 |
這個就要有很多的經驗值了, 因為都是要IC出來後才知好壞.7 \) Y% f* k$ w: U; g( T
5. 最後, 雖然有tool能修改code降低power consumption,' K: w, s* o# ?
但不注意對正常function有時會影響到, 所以需要一些經驗值.
; i; e2 k( z) `( z+ r! Z* K以上就是我的看法, 給大家參考. |
|