|
原帖由 masonchung 於 2007-5-11 09:06 PM 發表 - z( v# k" v: i9 h0 n5 C7 A
把軟體和硬體所能做的事混在一起的話,好像就弄不清楚囉∼
7 t3 W- F" G3 N+ o1. ==> 軟體命令 在 /WR (硬體訊號=0)時當然可以任何時間下鎖住命令(軟體命令) Latch值
- _8 ]% F2 m2 p2 j" Z2. ==> 硬體設計解決
) O3 K% u8 ]3 `( j" W+ B3. 這個還需配合Latch Enable 的訊號 ... 3 Z+ {5 o/ ^2 a+ {& K: b5 z
- V/ n7 u1 `, i9 \2 `3 ^1 g/ C
板主大大您好
) |& t0 `, R+ _) |- w: Q9 i
1 O4 R6 _ w% \! c, J/ Q- X* `. {. S+ d我還是不明白"軟體命令 在 /WR (硬體訊號=0)時當然可以任何時間下鎖住命令(軟體命令) Latch值"7 I! d* ^; K& X Y9 o
的意思
7 R K+ K1 X6 E0 s: [+ Z) g- K! t9 d% z: Q0 D" C
假設用51來控制8254,且51的系統CLK與8254的CLK不同步,
2 G; L: ]: |3 L6 Y當51下鎖住命令時8254的CLK還是繼續在跑阿,51根本不知道
: {% M* j# |, @" Y8254的CLOCK現在是什麼狀況,不會有剛好鎖到不確定值的狀況嗎???2 G: m: u/ f1 d% k, S
(/WR上緣剛好落在tCL MIN-40~MAX45的區間內)
8 X: D5 g3 m5 P2 b7 z. g& m s8 a3 J7 w9 @% W8 R; w
" e) D/ c7 u0 D W% E8 q可惜8254的DATASHEET裡面沒有詳細完整的內部構造電路圖
: i* _* n" T4 u* t) W, ]5 b4 }0 Y% u) r# F& k7 d
我以前有用VHDL來寫8254的功能,可是在LATCH這部分的控制總覺得怪怪的) d W, v; M+ t4 x: u Z; H6 l6 z
上GOOGLE搜尋也找不到相關的詳細參考電路或設計 |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
評分
-
查看全部評分
|