crystal oscillator不起振~

camilla

各位前輩~
$ f& [, ?9 F! U; k- p3 r
我現在正在研究crystal osc.我有在論壇裡看到這方面的討論...
http://www.chip123.com.tw/phpBB/ ... 8412&sid=g0bJll
$ j9 i# y: l: e$ u- F1 x& K7 l
其中finster版主建議說加入這個模擬條件  VDD VDD 0 PWL(0 0, 500US 3.3V)
1 e2 B& [. [4 `6 v6 Z) E: V
/ }; J, s* T/ e) q" @2 N但很奇怪的是,我加入這個條件後竟然不能振了,但若是VDD VDD 0 3.3V卻可以振,
' y( X% Q1 f* v, p8 l) S
* s4 O. _5 d+ \是什原因呢?

另外finster版主題到的low current crystal oscillator...請問有bias voltage control相關的資料可以參考嗎?
(因我加完i/o pad後的電流竟然幾mA阿~)

/ ~- h, r6 c5 t4 O/ |. \請各位前輩知道的話能給一些意見嗎?謝謝
, l2 l4 B5 x$ Z& r% h2 ^) V% L
0 y! L0 @: Y2 T% ^7 W" V  z  p& V對了...我crystal osc frequency = 13MHz , vdd=3.3v

finster

我當初在作crystal oscillator模擬時,會加這個power ramp的方式
   VDD VDD 0 PWL(0 0, 500US 3.3V)
這是模擬電源電壓是從0V開始往上昇,在一定的時間內會達到穩定值,而會在多少的時間內達到穩定值就看PCB版子上的電源電壓多快能夠達到穩定,而這是比較接近真實情況的模擬,因為所有的電路皆不是一開始就是vdd
如果,你所設計的電路無法接受power ramp的電源電壓方式,那表示你的電路在power ramp過程中有遇到無法收斂的點,以致於電路會無法起振,解決之道有幾種方式可以試試看,一是加initial電壓,二是在電路中加負載電容試試看,至於要加多少,這點要看你的電路來決定,三是試著改變ring oscillator的size大小
( l  ]1 w- ~: v' v& M6 y) J0 c
( w( u' B' L4 l3 j. X你的crystal oscillator電路有需要作到low power嗎(total current <= 10uA以下)??
, G$ p8 P& `% s5 v1 Q& T& o5 l6 ~如果沒有,那就不需要bias voltage control
3 m! |, F5 O: X; ~8 c' W& ]) {
+ U7 v  X  d+ `$ q: P" a3.3V @ 13MHz的crystal oscillator,我已經很久沒作這方面的電路了,對於它的current會有多少已經不太有概念了,如果你想知道為何它的電流會這麼大,建議你看一下crystal oscillator兩端的電壓波形,再來觀看接在crystal oscillator的那個buffer(inverter)以及接進去的第一個反相器的電流,如此一來,你應該就可以看出為何電流會那麼大,同時也應該可以想到要怎麼修改size

camilla

謝謝finster版主~

) ~  I. F: D9 M# _, D我加了初始電壓進去後就可以了~
& ~- I$ U/ J' J# `
3 B7 C. v1 k4 K9 R7 @0 M我有看了一下你建議的那幾個電流...在inv的電流大概是2.多mA,
# s% l6 F3 i* I/ C, ]/ E
: n6 E) ^! f  ?& L我也針對這個方向下去修正~也有變小了~
) W8 ]+ J9 w0 f0 l) x# F
另外我還有一些疑問,就是crystal oscillator除了消耗功率外尚需考慮什麼條件呢?

我教授給的spec只有vdd=3.3v i<1mA Freq=13MHz 那我還要再另外考慮什麼嗎?

& `% ~: f( A  ^0 [7 ?% S(不可能那麼簡單吧?)
1 Y2 s( @9 [3 ^) J$ ]% [8 k; _: ]
麻煩各位前輩了~謝謝

finster

一般crystal oscillator的電路設計,最重要的是當電源電壓一開起來之後就要能夠起振,經過多久之後振盪頻率要能夠穩定,整個振盪電路的電流消耗有多少,振盪頻率的jitter或者頻率穩定度為何(這項通常是針對R-C oscillator,對於crystal oscillator則較少有人在留意),整個area有多大
這幾點是crystal oscillator circuit在設計初期會留意的幾項
其中第一項和第二項是首要的,其他的就都還好,反正,只要有起振,大概就完成了80%

2 w2 u% F* o7 n5 Q( J2 I, v另外一提的是,有些crystal oscillator會作low power crystal oscillator,整個振盪電路的電流消耗要小於10uA或者小於1uA以下的規格,這種電路很難作,而且也要很小心,而這種電路和前面所提的設計難度大概差了至少三倍以上吧

camilla

謝謝finster版主~讓我獲益良多

camilla

不好意思~finster版主~

% B9 ^' B- f6 n, }/ w! b' l因為我現在想在不使用這個crystal時能把他disable(因inverter會有dc path),所以把inverter改成一個tri-state inverting buffer,但在disable時不是輸出應該要為零嗎?
但為什麼卻慢慢衰減到1.5v左右?這是正常的嗎?

再次麻煩各位了~謝謝

camilla

對不起~忘記附圖了~

- q4 Z3 W' e% v不好意思~finster版主~
  F- s1 X/ M( X: r# y
因為我現在想在不使用這個crystal時能把他disable(因inverter會有dc path),
: {! G* d) A3 u; N# F! {所以把inverter改成一個tri-state inverting buffer,
但在disable時不是輸出應該要為零嗎?
" X1 a3 i6 N* L% v. E( j但為什麼卻慢慢衰減到1.5v左右?這是正常的嗎?
& d) T) D  ]' D% _
! r: a: M, \8 ^3 K7 l$ l- C/ }再次麻煩各位前輩了~謝謝

poseidonpid

tri-state inverting buffer,在disable時輸出應該是Floating(High Z，高阻抗)
所以你應該用power down switch來做喔~~~

camilla

poseidonpid你好~
2 x1 }3 s; o" p5 u7 U+ x
* c- c% j# E& [& c8 I請問有範例可參考嗎?因為我不清楚你講的意思~那TRI-STATE BUFFER在DISABLE時是Floating(High Z),那輸出應該是什呢?
5 ]6 L& Z6 ?% _+ O  M2 @2 Q
麻煩各位前輩再次指教了~謝謝~

finster

一般來說,我們不會用inverter作為crystal oscillator的放大器
6 p% q" }. [* K' ~而是用NAND作為取代inverter
原因乃是NAND的另外一腳可以作為enable pin的control
2 j# R# E* O8 @4 K
  E  C* q( f3 q. f2 J9 L9 g, x再來,crystal oscillator不建議你用tri-state inverter buffer
' p3 [! k9 `% e2 b原因是在disable情況下,output為folating,或者有人稱之為Hi-Z,此時為任何電壓準位
( |% f. W' j+ E$ C% t- t+ h. \這對接在後面的電路而言,反而會造成極大的leaking current
而這,是絕對要避免的情況

; x+ T% L, g& T& \4 l最後,你所提到的dc path
3 K' M  O- F+ u2 K8 Y, O我不知道你在inverter的電路下所作的disable是怎樣子的一個電路
" Z/ C+ H. M" S( I$ ?1 d( |一般,要作disable的動作,我們不會用inverter來作,而是利用NAND或者NOR來實現
9 P8 x' t& j  |5 r' t9 c/ F4 V若真要用inverter來作disable,那會在input端前面加一個transmission gate和一個對vdd的PMOS或者對ground的NMOS,如此便可達到你要的功能,只是,與其要這麼複雜,還不如直接採用NAND即可達到要求,既簡單又方便

camilla

謝謝finster版主~
* F! a1 b/ X$ l( {
+ r! I0 y9 M. C# r; m- @我了解了~我目前是兩個方法都試看看(加"nand" or "transmission gate & power down")...謝謝版主的指點~

camilla

各位前輩~
$ J7 E9 J9 c$ _$ u; ?. C$ X9 b
我之前模擬crystal osc後,教授看了說我的作法是沒錯但想法錯了~

因為我這個crystal osc是要藏在學長的ic裡...要用他其中一個i/o pad來實驗...

5 X+ t) ^. U" c# l所以在不使用這個crystal時,能完全不影響到這個i/o pad所連接的cell(學長的i/o pad有另外用途~)

, b: z0 S$ y. C! v6 s但我還是不太懂我教授的意思...且我的schmitt在disable時輸出是要為0...

我實在不清楚我教授的意思...在原本的設計裡不是disable時就是把這個crystal都關掉了嗎?
! Q9 q, A6 a3 A) h3 R1 j
為什一定要使用一個tri-state buffer來代替inverter呢?一定輸出要為floating呢?
* |/ _# j3 n5 [/ f" s( g) ]6 W& j
請各位前輩指點一下~非常謝謝~

camilla

各位前輩~
' s: x+ f8 a( r0 q1 i  j
  s  c" A5 h; m( c+ l3 u我剛剛想到,因為我是接到i/o pad,所以不希望在disable時,crystal會造成電路消耗而影響到真正接到此i/o pad的電路功能...

  x/ o) O5 o; D. k8 |9 |0 H+ B. k7 Z4 X! Y所以我教授才希望crystal disable時是floating...但又如finster版主所講,在high-z會有leakage current的影響...

那有什方法可以避免這個問題呢?或有什方法可以能有同樣功能(disable 是floating)但卻沒有此問題呢?

; _/ T* ?0 ^1 R+ x麻煩各位前輩了~幫幫忙(因為我月底要搭學長的順風車,藏在裡面下線,所以拜託各位前輩了)謝謝~

finster

方法有很多種
# K& o7 a6 S; R8 F, q9 x2 @) X附圖是示意圖,實際控制信號自己加上去吧

我前面提到floating 會造成後面一級會有leakage current的問題,一般都是利用傳輸閘來解決此一問題
9 a2 S4 a0 ]" F: k4 Q2 l方式就如附圖所示

camilla

不好意思~謝謝finster版主的耐心指教~

% D' t* F% x; T5 s5 z我現在改成如finster的建議~不過我對在disable時的輸出不太確定是否正確~
/ {, P) O+ ~. _' r2 N
如附件~是因為floation的關係所以他會慢慢衰減到一個偏壓嗎?而不會是0或vdd....?

, M  Q% u1 ^! h再次麻煩各位前輩了~非常謝謝~

finster

不確定你是指那一個節點的電壓
若依照我上面所繪的草圖,在一段時間後應該會降到0V

不過,你的模擬圖卻沒有
8 J) Y  W0 x! R# a/ E* W我猜,可能是因為在模擬crystal oscillator時,在crystal oscillator兩端要掛一個串接電阻
故而在進入到disable時,原本要降到0V的電壓會因為這個電阻的緣故而變成到0V ~ VDD之間的電位,此時,在crystal oscillator兩端既不是Hi-Z,也不是在0V或者VDD
# a  U1 l1 N3 Z0 x2 y2 s% \: Z# R2 y6 B你的模擬圖應該是正確的情況
" K6 [3 q* X: E' |  ]! X0 l' F6 D若想要證實,將串接在crystal oscillator兩端的電阻在串接一個傳輸閘,在進入disable情況時,將這條path打開,如此一來,在I/O PAD應該會看到0v的電位

camilla

不好意思~一直麻煩finster版主~

我的電路是如圖,我的輸出是指在INV改成你建議的電路多加一個TG後的輸出那點~
8 u, V- @  Y/ o5 L) c
你講的是回授電阻嗎?但我已經把他用一個tg來代替了,所以disable時這個path是打開的~
  i& L$ n, Q/ R5 L( T/ K
0 L9 @/ X  M7 ]* q還是你講的"串接電阻"不是只回授這個電阻?
$ v8 B- ~4 O9 Z4 O, _& u0 C
假如我輸出不是0 OR VDD會有影響嗎?
8 x& A1 p) r5 S( n: T
這個偏壓有可能是我的回授電阻(tg)所造成的的嗎?(在en和enb要通不通的情況下一直有一個偏壓存在?)
, ^- Q  b8 o: t  U  L& e" S
! @8 s$ K# g3 i% {7 q5 O8 W不好意思再麻煩各位前輩了~非常謝謝~

camilla

我又忘記附上電路了~對不起
6 r5 a, G$ ]) Q& ]2 g8 \7 a( r
不好意思~一直麻煩finster版主~

$ o* x+ |  a, A% o; ~7 P( P* @( ^我的電路是如圖,我的輸出是指在INV改成你建議的電路多加一個TG後的輸出那點~

你講的是回授電阻嗎?但我已經把他用一個tg來代替了,所以disable時這個path是打開的~
2 T0 R! O$ d5 Q0 _
' Q) w3 Z# T4 B% ^) a; U8 H  k還是你講的"串接電阻"不是只回授這個電阻?

假如我輸出不是0 OR VDD會有影響嗎?
4 |* C2 F7 f* {. z& o! d
這個偏壓有可能是我的回授電阻(tg)所造成的的嗎?(在en和enb要通不通的情況下一直有一個偏壓存在?)

不好意思再麻煩各位前輩了~非常謝謝~

finster

這是我依照你的電路圖所畫的動作圖
在disable的情況下C1的電容上會有電壓,因為在disable下,電容沒有path可作放電,所以原本在C1上的波形該為振盪的正弦波應該會變成一個介於vdd到ground的一個電壓存在,波形該為你前面所貼的Vout才對
' C+ I* ~  ^$ j至於C2,因為反相器的輸入級被接到ground,故而在反相器的輸出應該為vdd,而非介於vdd和ground的任一個電壓,所以,若你的輸出電壓介於vdd到ground的一個電壓,這點倒是很奇怪,除非你的反相器的拉力不足以讓C2的電壓在disable的情況下被充電到vdd
, K" q* x. ?, F, s' T0 g若以你目前貼的電路圖來看,在disable下是不會有問題,但,要留意是其他電路接到C1的節點,因為C1在disable下是floating,所以任何電壓皆有可能,那對接到這點的電路而言就有可能會造成leakage current的產生,除非,你在disable的情況下,C1那一節點會有另外的輸入電壓來控制,那就不會產生問題

" c7 u. k5 Y' r9 e至於C2,通常是接到buffer的輸入電壓點,在disable情況下,一般都會建議要為vdd或者ground,不會在disable下所接到的那個buffer會有leakage current的產生,而這是要避免的情況

* J: a* N8 a* y% k( T如果你學長的電路在disable情況下要用到C1和C2兩個I/O PAD,那你C2的電壓在disable情況下就不能被拉到vdd,不然會有問題,這點你需跟你老闆確認一下,若有需用到C2那個I/O PAD,那在反相器的輸出級就必需接一個傳輸閘來隔開在disable情況下C2的連接

9 J& _, \5 s& e* s最後,你上面所貼的圖為Vout的波形??
( b; }+ y! ~# V8 x; ?4 r4 X  n' R這點讓我覺得很奇怪,若照電路圖的行為來看,Vout在disable下該為VDD,而非介於vdd到ground的作一點電壓,你需再次確認一下傳輸閘的電壓有無錯誤,不然這樣子的波形是無法和你的電路圖作相呼應與解釋,而通常在這種問題下,要不就是遺漏掉什麼,不然就還有其他元件影響到C2的電壓,以致於C2沒有被拉到vdd,
3 {2 w0 X" I2 g' {* S
[ 本帖最後由 finster 於 2008-10-10 08:47 AM 編輯 ]

camilla

謝謝finster版主的詳細解釋~

我學長電路在disable時是需要用到c1和c2兩個i/o pad的...而我現在最主要問題是...

在反相器輸出沒加傳輸閘時,我的輸出在disable時是可以拉到vdd的...
* R4 @& O2 D, F9 }' j$ v( ]
. r# R' u- [; D! u3 p但在反相器的輸出我有加一個傳輸閘來隔開在disable情況下對c2得連接,但此時的輸出應該是要如何呢?

不是應該維持在vdd嗎?但卻是如圖所示的結果!!

是在加入這個用來隔開c2連接的這個傳輸閘後才會有如此的結果發生,是我的傳輸閘的設計有問題嗎?
; O8 v6 t9 [8 ?7 Y4 t
一般像用來當成disable的傳輸閘有和限制呢或設計條件呢?因為我是懷疑是加了反相器輸出後的傳輸閘的關係...

但又不知道這個傳輸閘除了作disable用的開關外有什限制?
/ E$ U. U! ~% `0 X1 f' Z
+ F0 K& }* K7 R請各位前輩和finster版主在幫幫忙~非常感謝~