請問lay完一套cell library要如何產生.lib資訊？

sunnyodi

如題，請問各位版友，目前公司自己建完一套stdandard cell library
因為是自己設計的線路和layout，所以公司希望能夠轉出Designer所需的.lib檔
  \- m' G' S* Z# s來提供Designer做Pre Simulation！
( W# z% k* d% t* y3 N**************************************************************
; t  N) [/ a/ R4 Z目前由網路上查到2012年CIC提供的資料，有一套Synopsys提供的Liberty NCX
似乎可以簡單有效的產出.lib檔案！
看了這份資料後還是不太懂，以現在只有layout圖和spice檔案來說
+ p2 ?; T& r3 V& s, [/ f' s+ P* `不確定到底產生的過程還需要哪些檔案？
- o% G) l, q* `* W/ R3 f& u
文中提到所需的檔案有
- }4 i6 A1 i% j4 d2 C" @1)Model file  ==>  請Digtal Designer提供原始cell的model？
- S4 J+ m1 j4 v2)Cell netlist  ==>  是指現在驗證LVS時所使用的spice檔案？
3)Input library  ==>  gds？還是該製程原廠提供的.lib？
$ g: Y- v; }' g" [  g+ I& @6 T4)Template files[非必要？]
: T# C! s8 c6 u7 u" D※因小弟權限太低，所以無法附上連結，請google→"Synopsys Liberty NCX"
**************************************************************
) E8 h3 X9 k( C3 j# R" I, b$ b請版上各位版友協助，感激不盡！

tlhuang168

大大分享
% u! H# s$ J: u$ [% s$ U( C真是太感謝了