|
原帖由 hiyato 於 2008-4-24 09:30 PM 發表
7 w y) d1 U" C" L' A' a+ m2 \* f( w4 w
恩~問到樓主我是甚麼學校?這個嘛!8 ?5 D; |6 J E4 ]5 u R
不是台成清交,也不是中字輩,更不是科字輩,' b9 Y) y* l8 ^3 n" H0 J" M1 ]
小小的私立學校,就不方便透露了,9 @% L: C7 `" _6 m- a* T
大家可以私底下交流。, I& m/ i# p9 M
畢竟還是在學習中。9 m/ |# ] f; f" H! g/ _- t
PO上自己layout的一小部分,也請大家多指導,該如 ... 2 X: E# R) w" m9 V
) O3 Y9 }( u/ Z, \/ l( R8 y
跟您說一下這樣畫的一些問題,希望能讓您進決賽時有幫助(去年我評分被扣的地方)
2 R# A, n8 T$ y1 S: ]4 n: t5 q( F" S1.mos的等方向性...意思就是指如果mos都是放直的,全部的mos都要放直的,反之亦然,看您右上角的mos似手與其他mos的方向不一致
6 }( K+ F# T5 R; r$ B6 z1 N2.不管是畫被動元件或是主動元件,都記得要補dummy mos 以及圍guard ring 非常重要...$ l @5 T `! ~) d* t- r
3.避免過長的走線,線跟線中間在規畫時,盡量能夠讓訊號線包在gnd 或是vdd之間& I1 e, g- L# o) D% ~
最後,版上有人有分享矽拓的layout 講義,那份講義蠻棒的,建議去找來看看
2 R5 v6 [6 X6 B3 {5 E- B我今年也有比...不過沒交XD...所以沒有進( j1 X) M! U. o9 l3 G& c
分享一下我畫的rdelay
5 ~* b1 ~# ~! i: s( ^ k空間沒有利用得很好,左右留白是想在畫top的時候可以補其他元件進來,或是補gnd...9 w6 |/ w& D! y3 f% ]! M3 n1 \
( Q; M5 W Y0 U% V
/ R- ?! \& f- ^, D3 O' i' W6 x; n[ 本帖最後由 Shouwei 於 2008-5-2 02:38 AM 編輯 ] |
評分
-
查看全部評分
|