請問Xilinx CoolRunner-II Starter Kit 該用VHDL或Verilog ?

boltnut

小弟手上有個Xilinx CoolRunner-II Starter Kit (XC2C256), 想要做個
DE (Data Enable) 訊號分離成Hsync/Vsync 實驗,
請問 該用VHDL或Verilog來設計 ?

- R3 Y; ?; T  r$ j: L( h# }7 X我正在下載安裝 ISE Design suite 11.1,
不知會不會殺壬雞卻用牛刀?

tommywgt

隨便你用都行

boltnut

回復 2# tommywgt
7 ?$ D2 V# d9 l  W# R4 }# p

$ h3 b$ A' U7 ]) b    我安裝Xilinx ISE 11.5 後,有
5 l2 y6 a5 M8 O( M# r1) ISE 11.5
2) iMACT 11
5 Y3 a$ I3 M! c6 J  V% O+ C) R' t% B3 |3) PlanAhead 11
4) ChipScope 11
3 n2 f  U0 D' M- F  z  d
請問這些ToolChain 的工作流程為何?
7 J, C) O, o6 w7 y- E) W有文件說明ToolChain的工作流程嗎?

tommywgt

1) ISE 11.5: Xilinx的整合開發環境
  e* V: V) s/ O" D& u. N2) iMACT 11: JTAG的燒錄環境
  @7 b( u( d/ H6 D3 h( x3) PlanAhead: place用的tool, 不建議初學者使用
4) ChipScope 11: 類似Logic Analyzer的工具, 很好用, 但是只能在FPGA中使用

建議你去找代理商的FAE要你所需要的資料

russell

Hi,

您需要的資料, 我寄到您Gmail囉! 請查收! ^^

sieg70

russel, 請問我可以向您索取這份資料嗎? thanks! 請寄到  s i e g 7 0  @ y a h o o . c o m . t w

pompom7788

感謝大大分享喔~~~~

! }7 P7 ]& f8 U3 @3q~~~