請問Xilinx CoolRunner-II Starter Kit 該用VHDL或Verilog ?

boltnut

小弟手上有個Xilinx CoolRunner-II Starter Kit (XC2C256), 想要做個
5 _3 T: E3 ^# t2 k3 j7 G' }( _DE (Data Enable) 訊號分離成Hsync/Vsync 實驗,
請問 該用VHDL或Verilog來設計 ?
  d: K8 j6 U' j9 k4 d5 T
我正在下載安裝 ISE Design suite 11.1,
不知會不會殺壬雞卻用牛刀?

tommywgt

隨便你用都行

boltnut

回復 2# tommywgt


    我安裝Xilinx ISE 11.5 後,有
1) ISE 11.5
5 Y* [9 P# y& c5 D! W2) iMACT 11
  R5 ~; u; d0 }9 o: U- T3) PlanAhead 11
; T" h9 Q" I' C4) ChipScope 11

請問這些ToolChain 的工作流程為何?
$ C/ N2 b) {& ~. N有文件說明ToolChain的工作流程嗎?

tommywgt

1) ISE 11.5: Xilinx的整合開發環境
2) iMACT 11: JTAG的燒錄環境
3) PlanAhead: place用的tool, 不建議初學者使用
4) ChipScope 11: 類似Logic Analyzer的工具, 很好用, 但是只能在FPGA中使用

建議你去找代理商的FAE要你所需要的資料

russell

Hi,
4 d- Z8 _' d+ ^  Z
您需要的資料, 我寄到您Gmail囉! 請查收! ^^

sieg70

russel, 請問我可以向您索取這份資料嗎? thanks! 請寄到  s i e g 7 0  @ y a h o o . c o m . t w

pompom7788

感謝大大分享喔~~~~
* o5 Q# K0 s/ o* B3 L. S3 c  P
3q~~~