|
2#
樓主 |
發表於 2008-12-16 11:56:23
|
只看該作者
第一部分:計畫概述及第一批推動項目說明& B0 f, z4 p1 C
一、計畫概述:
7 J& a' U9 ]9 O, x! o3 B本計畫目的在於鼓勵企業從事更「深層次」與「前瞻性」的研發活動,開發未來5年後可符合市場需求的產品或技術,使我國以原創性與領導型技術,創造新興產業、創新產品或新創事業,並藉由引導企業進行探索性前瞻研發活動之過程,建構我國產業長期前瞻研發的文化與環境,進而全面提升我國產業競爭力,使台灣成為全球具影響力的關鍵角色。
, S7 a* U8 s. E* f2 k7 g2 `5 r% ^0 ^. ]5 h# A/ ?9 |/ K
二、第一批推動項目:
; k7 r0 O* N$ k x( T+ K, l5 L" V( }9 V8 U& j( }7 I2 w- M. N
(一)高度整合晶片技術:須說明研提計畫之關鍵核心技術與領導廠商比較其創新之處,提出現階段技術挑戰及技術突破與未來競爭優勢。研提計畫內容僅限下列5項技術項目。
9 Z; n: w2 x7 h. _- H! {
6 ]' m. T: Q" E" L: p5 w% I$ y9 u(1)低耗能晶片技術
% I8 u+ `! g) H$ C6 E5 U在個別應用領域中(如手機、NB…等)之IC供應電壓Power supply voltage或消耗功率Power Consumption等低耗能晶片之相關參數,與國際同類型應用領域之同型元件比較同等或具相對優勢。# N: r: p2 g& R2 `
4 A7 l% h4 z% k' Q* v(2)無線通訊技術
- R1 m D1 @$ }$ [ s採用CMOS RF製程的新世代無線通訊之主動式射頻元件或功率放大器,並符合該產品之最新正式標準規格。 q2 b" l8 b2 ]7 r
4 y' C) f5 O; [& C4 Q(3)SoC設計技術
! a* ]7 ?) S6 ?; U; d$ z+ WSoC設計技術之整合功能必須包含Logic、Memory、Analog、multi-core(多核心處理器)等元件,邏輯元件(Logic)採用新進製程之SoC設計,Memory、Analog、multi-core(多核心處理器)等其他元件不限定,而Analog須包含RF及電源管理。1 X5 J1 Q3 f- d
* I& n$ v0 m: _5 c
(4)晶片堆疊封裝技術8 n4 M8 }2 l' V5 a7 a/ r6 I7 Z
晶片堆疊封裝技術能促使Memory容量倍增,或整合不同功能元件(例如Logic+Memory+RF+微元件Micro.)之晶片堆疊封裝技術,並說明其採用之封裝形式(如SiP、PoP…等)及內部接連技術(如打線接合、矽通孔…等)。; n& a1 m4 r8 K( {$ L
& \, x& K$ N" `- w' l5 E5 I) |(5)異質整合封裝技術/ T0 y% S& h/ T, ?0 v3 f
應包含資料處理電路(例如MPU或DSP等)、控制與訊號感測電路(例如MCU或Logic等)、記憶體(Memory)及無線通訊電路,並至少包含MEMS、光學元件或Bio之異質整合封裝。 |
|