Bandgap 怪問題

shaq

有人有遇過在跑 .TRAN 時， VDD=2.5V 時，VREF 電壓正常
1 A+ \! @5 N! w$ ]. {- B但 VDD=5.5V時，VREF 只有 0.2V 左右

8 c& l8 V0 d1 j! b不過，當我下 .DC VDD 2.5 5.5 0.1 時，VREF 的值都正常
. m+ q; \- l; B
有人會問說，「那有加 START-UP 嗎？」
答案是有的...
! C6 }1 ^* o& R, O' F/ D* R  |
9 Q. h% Z. |' a5 d- ?6 F若排除是 START-UP 的問題，那還有什麼原因會照成這種現象？
是指令的下法有問題，還是其他的原因？

$ }1 i% w- J$ C" Z以下是 bandgap voltage reference 的相關討論:
$ A( p: @* P2 A$ j. X大大~~幫小弟解決bandgap問題
, \% Q+ G; N4 T0 J( Q, b. i4 M+ kbandgap的模擬問題 (單N,PMOS組成)
% o# H8 z! N) l- D1 m9 E关于bandgap的结构
; W- D" _9 J( `/ c( V( @( UBandgapDC扫描温度特性时,不能正常工作


; L2 S0 p3 m8 H' m( A! u8 n
2 F. J% k: J( u/ n+ B( G) O$ W2 k[ 本帖最後由 sjhor 於 2008-7-4 09:26 AM 編輯 ]

LAS.xs

把.tran的精度提高，有可能是計算精度不夠
$ b% O2 h/ M( D3 Y- @0 `# e1 s. ~不過一般.tran應該會比.dc要准

mbission

你要檢查一下startup在supply高低壓的工作情形,有時會因為pull up電阻隨supply變化,
0 H6 Q8 Y  ^: @1 A6 b造成startup電路無法正常運作,會lock住~~~

hitxiaojun

同意楼上的观点,当power voltage过高,有可能造成start-up电路的关断而整个电路被锁!

finster

建議你看一下op的頻率響應
我之前也曾遇過類似的問題,後來在排除掉所有可能之後,才發覺到因為我是以power ramp方式來模擬電源電壓起來的方式,以便觀看bandgap circuit的運作情況,但因為為了要作到low power,所以op的頻率響應並不是非常好,進而會卡到power ramp的速度
因為你用.dc去掃電壓,所以沒有速度的問題
而當你用.tran時,一旦電源電壓愈高,其反映時間便需要愈快,而這時,頻率響應的問題便會出現