|
2#
![](static/image/common/ico_lz.png)
樓主 |
發表於 2008-12-16 11:56:23
|
只看該作者
第一部分:計畫概述及第一批推動項目說明$ k# u( U( @0 C# H m8 B
一、計畫概述:7 k5 }: s- d1 d: d5 F
本計畫目的在於鼓勵企業從事更「深層次」與「前瞻性」的研發活動,開發未來5年後可符合市場需求的產品或技術,使我國以原創性與領導型技術,創造新興產業、創新產品或新創事業,並藉由引導企業進行探索性前瞻研發活動之過程,建構我國產業長期前瞻研發的文化與環境,進而全面提升我國產業競爭力,使台灣成為全球具影響力的關鍵角色。
& ` A* o+ S& j; g; n, O# a% K. n2 ?4 d( q
二、第一批推動項目:* @ k! O1 a' _) z2 |' }$ L
' _) }% a q# I- i8 |& d' Q
(一)高度整合晶片技術:須說明研提計畫之關鍵核心技術與領導廠商比較其創新之處,提出現階段技術挑戰及技術突破與未來競爭優勢。研提計畫內容僅限下列5項技術項目。$ F2 p: s5 p( H9 C `
$ r* _: W# u8 e
(1)低耗能晶片技術
D6 w4 L3 h) B' P' q在個別應用領域中(如手機、NB…等)之IC供應電壓Power supply voltage或消耗功率Power Consumption等低耗能晶片之相關參數,與國際同類型應用領域之同型元件比較同等或具相對優勢。
$ c" t) @- n# M! R6 ~ e6 ]/ e# _$ I/ @; W
(2)無線通訊技術/ u' W- u# R* s( E- o( ]
採用CMOS RF製程的新世代無線通訊之主動式射頻元件或功率放大器,並符合該產品之最新正式標準規格。
' @; d+ {8 T3 U) o# D1 ?+ Z8 ~( X5 W Z$ N }
(3)SoC設計技術4 |' r! V) p4 H- t; |
SoC設計技術之整合功能必須包含Logic、Memory、Analog、multi-core(多核心處理器)等元件,邏輯元件(Logic)採用新進製程之SoC設計,Memory、Analog、multi-core(多核心處理器)等其他元件不限定,而Analog須包含RF及電源管理。& `3 q! `1 L4 `5 _
+ w& s/ }% C8 t. M7 f8 j(4)晶片堆疊封裝技術7 @, t# r: h+ n
晶片堆疊封裝技術能促使Memory容量倍增,或整合不同功能元件(例如Logic+Memory+RF+微元件Micro.)之晶片堆疊封裝技術,並說明其採用之封裝形式(如SiP、PoP…等)及內部接連技術(如打線接合、矽通孔…等)。4 o9 t; V6 f; _8 h, M
8 `6 d* W/ T( s/ ^: a) x5 Q8 p
(5)異質整合封裝技術
0 s; {- C' j3 X' I0 I. a$ r5 z應包含資料處理電路(例如MPU或DSP等)、控制與訊號感測電路(例如MCU或Logic等)、記憶體(Memory)及無線通訊電路,並至少包含MEMS、光學元件或Bio之異質整合封裝。 |
|