|
各位大大們...5 B! f( D7 z3 e j' v& B8 e; O5 V9 i
: M8 f8 d0 h& _* S( O5 z. I小弟最近在研究BandGap,小弟電路是Razavi 類比CMOS積體電路設計(中文書)P11-13 圖11.20/ W/ x2 a: Y# i" Q8 m( |3 @" k7 [
原文請參考 Ch11 11.4 PTAT Current Generation5 o7 p) F; @( b* D
# I# b: u0 k5 k- I
架構完全一樣,只是加了簡易的start-up,在跑pre-sim時,所跑出的curvature非常理想,呈現如二階效應(呈現平躺的S型曲線),( l* {0 _1 k6 T& ^, _& w1 ?+ k
但在小弟畫完layout後,跑post-sim,跑出的curvature在temp=0~60中間(sweep -40 125 1),出現疑似不收斂的突波,這一段在pre-sim原為最平坦的地方,$ V8 Y9 p. {/ T2 P; t
後來,小弟查看了hspice的手冊,其中提到.option reltol,小弟原始設定為.option reltol=1e-6,後改至.option reltol=1e-2,便可收斂,
$ R6 m% Q/ ~3 x( T% R; A2 P4 n2 T- _ F; L; N; r& u! j7 u4 j' I, b
因為DC analysis只是將tran analysis的工作點分析,實際電路必定合乎實際操作,
* [! _* `) V1 t7 S S所以小弟run .tran去看(.tran T_step T_stop sweep temp -40 125 1),
7 F: p( M3 u, q6 j7 H( `跑出的.tr檔,利用SX的Equation Builder,轉換後的curvature,卻與pre-sim curve近乎相同(當然volatge有增減),+ k, O; C2 r5 r
# e- C! V9 G6 D! i: ?7 _% _
問題來了...
* p- ^" L: o- ^$ I: ?# _ _- k1. reltol=1e-6不收斂(curve有突波),reltol=1e-6收斂!!0 Y( n2 d3 d% ^
說是收斂,其實只是將解析度變差,使其忽略(自感),不知是否是這樣!?
x( n- ]5 k4 E
+ r. W3 m o+ }) S2. .tran是實際電路仿真,在.tran是OK的,.DC卻不OK,這是否代表電路上有"不確定點"的問題。
# S! }+ E k$ s" ?
; ]' l. g6 j9 l" x, E4 T
' A: [" @0 z" u* J) Y6 T# i曾經聽過教授說,在做模擬時,我們必須先確認與相信所有Tool、process、command都是OK情況下,
: `$ X8 F, L* F9 H' d( D C" q在模擬上有異常,必定代表電路有誤,
+ T- ?( k: P# r4 E3 J ?" g) i" p
不知道大家有沒有什麼經驗與建議,讓小弟分享您的血汗... |
|