Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: ywliaob
打印 上一主題 下一主題

[問題求助] 請問一下有關Tanner的教材

  [複製鏈接]
21#
發表於 2007-9-27 23:25:51 | 只看該作者
問題終於解決囉且畫完一個DRC通過的反相器,真的非常謝謝 大大您^^% b, |' R6 `) ^' v  Z1 _- v
畫的過程中也了解錯誤訊息表達的意思,cadence  tools 畫完layout再跑calibre的DRC 其錯誤訊息 反而只能看懂部份文字而已,這一點反而 L-EDIT   DRC較容易理解  合適初學者 捏><% L; u4 O# ~0 Y& H* N* t
另外因為小妹是從大陸網站下載軟體地,所以那些說明檔全沒附給我.... 無法看說明。
/ D( e1 ~) r$ \8 O* U6 }所以當然也沒有T-SPICE的說明檔,而小妹自已借台科大 出版社的書來研究,只是裡面對於power 的測量並沒寫清楚怎設 捏?  power有2項參數設定; 1項是輸入要測量的時間、1項是提供電源名稱。0 S$ T; f6 h+ n9 _3 v
但"電源名稱  "  小妹實在不知怎設 ...  跑spice一直  這項指令錯誤, 我看台科大及謝永瑞的書都沒寫清楚怎設捏.....
* x' d5 E5 h& t  l至於廖預評的書 暫時借不到,所以能麻煩大大  有空時 再回答 這點好嗎  謝謝你囉^^
22#
發表於 2007-9-28 04:58:20 | 只看該作者
謝謝你~~去望逛看什麼網站~~~~  ^^
23#
發表於 2007-9-28 10:51:34 | 只看該作者
小妹對於lvs使用上也有問題想請教,因為出現錯誤訊息 不知為何無法跑!
4 M3 j8 U. H$ ]訊息:the file is binary,LVS can not perfrom iteration- Z' \# D$ r0 N2 u0 F( p1 q
-----------------------5 E6 X0 u. t5 ~* f
不懂為何說我檔案是2進制檔不能重覆執行.....
2 `% r/ |1 c# w; W# j我在LVS Setup 設定畫面中; [( b& U+ \$ D- A( f7 f
layout netlist項: 選擇 .spc檔(佈局後轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住)
& |. H0 H2 a7 m/ G: K9 w* e8 a" O# f2 {' P% X* }- x: {
schematic netlist項:.sp(L-EDIT轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住)) K5 @( S! D6 Y

" W6 l- P8 x$ R/ T4 v! F, g! poutput file項:就隨意選擇1個存放目錄 自已命名 要儲存的結果檔名 .out- L: k' w  E; Q; C2 ^
----------------------------------------& W9 m+ k$ i) ?8 c3 R" n; N! A
然後跑LVS 則出現如此錯誤訊息  不知為何?$ j4 i$ Z  K' v! |( a4 ]* Q
我也試過將模型檔案  和.sp  及 .spc  三個檔案複制到  LVS目錄 避免LVS執行時找不到file  但也沒用!
; I8 B1 h8 Z( O1 o, Y2 F4 S所以能麻煩有大大  可否告知我 這是什麼原因  謝謝唷^^& T9 c* I% Z* b( S( n# i
因為我大略只剩LVS 還不會使用 ^^
24#
發表於 2007-9-29 21:00:45 | 只看該作者

回復 21# 23#的帖子

把相關command and netlist貼上來,幫你看...
' ^" y$ j3 W" q' f' Z* Q
, F3 j# n" [' r3 l2 U2 J[ 本帖最後由 m851055 於 2007-9-29 09:01 PM 編輯 ]
25#
發表於 2007-9-29 22:34:21 | 只看該作者
謝謝!
3 o# o7 z, y2 u6 d" e, [+ y) Q我的S-EDIT轉出的netlist檔名為INV.sp     ;     大寫檔名9 i; v: v# I% g' Q/ U
        L-EDIT轉出的檔名為inv.spc ;  小寫檔名& a( z4 |; I, z/ f' O
2個檔案存放位置在LVS資料夾下;
3 u2 P* u0 T$ v" p) K3 i+ b/ fINV.sp   netlist及我加入的command如下:-----------------------------------------------------
3 F: K7 h7 U- k1 F' ?& j* SPICE netlist written by S-Edit Win32 7.03
8 s* y" Y$ g  h; l& W* Written on Sep 29, 2007 at 22:01:15. }* ?6 ]4 o: @4 h4 L) l% }
% j, L; l  w8 e1 Q* y2 @2 a; e
* Waveform probing commands7 f6 H0 j) D5 r; }2 G" g! @0 \8 E
.probe3 U4 U4 j0 u* n, Z( r
.probe noise dn(*,TOT)
  b4 W$ o/ a2 l, v.acmodel {*}8 J( T/ }" ^( Y4 h
.options probefilename="C:\Documents and Settings\Administrator\桌面\tanner完整版\TSpice70\INV.dat"( Y- }- B: A) J- f; W
+ probesdbfile="C:\Documents and Settings\Administrator\桌面\tanner完整版\S-Edit\59513042\基本閘.sdb", J0 i# q2 x+ Z4 t0 z  }
+ probetopmodule="INV"
# J: h" e4 }/ B6 w  x.include 'ml2_125.md'
  P2 i+ n. u! q+ b2 X
2 T* s, j: R- F* C; i* Main circuit: INV
" M7 [7 [; O: Y9 _: q2 h# cM1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u
" _+ [5 P2 [$ x) x& yM2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u
9 T( {' J0 W3 _! x$ t7 ~* End of main circuit: INV9 u) F% s4 b. L% @* h! k
----------------------------------------------4 j( z* C( A8 Z% i5 k
我只在裡面加入.include 'ml2_125.md'         這一行令命而已 。
' {, n- j* o) ?# d' V, w. S$ ~+ f* G7 P- m
inv.spc  netlist及所加入的command如下:------------------------------------------------4 m) W1 n- r! P* G9 t: t$ w
* Circuit Extracted by Tanner Research's L-Edit Version 9.00 / Extract Version 9.00 ;# ]  w3 X* F$ v+ d
* TDB File:  C:\Documents and Settings\Administrator\桌面\tanner完整版\LEdit90\59513042\基本閘.tdb
# T' i+ `2 N- r) R. X/ B+ `* Cell:  inv        Version 1.155 [* v% l% ]( {5 ?7 A+ g
* Extract Definition File:  ..\Samples\SPR\example1\lights.ext
4 m1 e# e: k: }3 `$ M4 O* Extract Date and Time:  09/29/2007 - 21:59
( r+ h* z8 e8 c' r
8 P) ?! T7 L! r# v! I9 l2 ^* Warning:  Layers with Unassigned AREA Capacitance.! v  M5 n( B. ]) n
*   < Base Resistor ID>
# t2 |, C; b# ?6 r# |*   < Diff Resistor ID>0 y# i7 M: q( c
*   <N Diff Resistor ID>% |% ]& y- N, z2 i. G* _! N% M% l
*   <oly2 Resistor ID>
% \. e( _; n2 ^2 [( p2 e7 Z*   <oly Resistor ID>$ R" l% ?3 T" p4 [% N; g
*   <MOS Capacitor ID>7 x* Y, k5 N9 `4 b
*   <NMOS Capacitor ID>
7 y3 U( |, Q) [" a' {% l*   <N Well Resistor ID>
/ E8 a( ?; [( t5 z) N8 Q. S* Warning:  Layers with Unassigned FRINGE Capacitance.
1 G( |8 f6 m& @4 S7 E6 p% H% C2 ?) l*   < Base Resistor ID>
0 S; H5 K4 B& G( |*   < Diff Resistor ID>
# I  f" g4 Z6 W  Z*   <N Diff Resistor ID>  \1 u$ A! d9 P( f; r
*   <oly2 Resistor ID>2 e! z: t; w# P( V9 Y* n' V% N1 ]9 I
*   <oly Resistor ID>
7 k: W% F. s* z$ I*   <MOS Capacitor ID>. l: M0 S  u* p7 s, e
*   <NMOS Capacitor ID>
8 Z3 K7 {  @. Q! q* t( Q*   <oly1-Poly2 Capacitor ID>
3 |! F9 E8 F$ f5 I) {/ f; Q' s*   <ad Comment>
1 Y. `! u9 h) W. V9 O*   <N Well Resistor ID>! c+ M9 w/ I! Q" d
* Warning:  Layers with Zero Resistance.
$ U  M; W" `; z*   < Base Resistor ID>
  k( [: ^) j/ H6 c*   <MOS Capacitor ID>5 Y4 Q& v& _/ Z% z! `. ?) y
*   <NMOS Capacitor ID>+ o& L, g% U1 g, a+ _
*   <oly1-Poly2 Capacitor ID>8 X! G* c% F0 B" o1 Q- s  G4 F9 c
*   <ad Comment>
! b1 S1 Z- f, ?6 [7 E0 V$ G. O" m/ z3 U# ^; v8 {: k8 L) s$ n
* NODE NAME ALIASES: y5 E2 Y& Q- T# x4 W9 d2 Z
*       1 = A (4.5,-6)
7 f4 [* U) Y; V2 s*       2 = Y (17,-5.5), `! W7 G/ |9 e( M
*       3 = GND (21,-23.5)
( c* _* A5 V# H  j: n6 r# N*       4 = VDD (21,17)
" y! r9 N4 R2 J1 u3 P6 f; [$ M! [3 h6 _$ N7 P3 ^' o! @* S
.include 'ml2_125.md'
! H& j$ W7 J; Y. bM1 Y A VDD VDD PMOS L=2u W=9u
! S. `  D* r4 O7 K0 w$ {, d3 t7 L! F* M1 DRAIN GATE SOURCE BULK (14 1 16 10) 9 P, E( Z+ T) |; e
M2 Y A GND GND NMOS L=2u W=5u : ^! h1 Q2 ^+ U/ f( }- m
* M2 DRAIN GATE SOURCE BULK (14 -14 16 -9)
8 y, i  v" Y( [3 y9 c, U. P* _# \% p; c' W9 H
* Total Nodes: 4% Y9 o9 s& G" l, _" e0 C; o  H& _7 j- L
* Total Elements: 2
) q0 \+ Q: L+ |. K- o* Total Number of Shorted Elements not written to the SPICE file: 0% Q( I4 o6 |8 U) R& T8 ?2 |9 y7 M2 j
* Extract Elapsed Time: 0 seconds
5 N: H; q# B3 w8 M.END
! i, F5 y( [& _* U+ F----------------------------------------------) Q5 ?; t3 J2 R/ k  r
我也只加入.include 'ml2_125.md'  這行命令而已# U7 _2 G; v0 |$ {7 M9 l! h
/ ]( P, a9 h1 Z; x3 m
2 v9 ], P  B; y7 n3 n) e( v% G
麻煩大大有空時 看一下唷   ,在此先謝謝您^^. N" }+ l# [0 Y1 }& s, r
. g1 Y: f7 m4 Z
[ 本帖最後由 君婷 於 2007-9-29 10:36 PM 編輯 ]
26#
發表於 2007-9-30 08:06:57 | 只看該作者
schematic change for
+ h5 h1 z+ @  b& e) u; @! X0 C* Main circuit: INV
: j$ T/ `$ Y9 E9 m! PM1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u
1 O  l1 O3 @4 \/ pM2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u
) l% k' E& D6 G3 D: O* End of main circuit: INV
5 A% e$ f( `; q+ m  Q& ]; r- p! u# Q- j" \3 r! i+ o) P. N
layout command .include 'ml2_125.md' delete
27#
發表於 2007-9-30 23:31:52 | 只看該作者
您好   x) Q* v( r! Q' {% m4 \  S
您是指schematic轉出的netlist 檔中  ,其中加入的.include 'ml2_125.md' delete 還要再加delete 指令,而我試過沒有空格開來 都仍一樣錯誤訊息無法跑。, D1 J& o+ |- J& `, D
我現在不知是不是自已跑LVS有設定上的錯誤,我操作方法如下:
4 M1 g( ~) ]$ Y7 l. d7 v7 ~9 R1 P# E2 Y
開啟新檔、LVS setup,在input畫面中的layout netlist選項  選擇inv.spc, `7 x4 R. ?1 a- O7 T  v8 d
                                                               schematic netlist選項  選擇INV.sp$ s) i  C; }& j  n$ y* p
                                           在output畫面中output file選項打勾並輸入要轉出檔案的存放路
! S" ^/ S* Y( T- w( M2 T                                                                                                                          徑與檔名     .out3 T$ D7 |  `4 [- a

. R6 L, o0 {3 A+ e6 E4 ]9 L                                            overwrite  existing  output   files 也打勾
2 o) z% x( @# q$ L5 S5 Z1 Y最後直接執行F5 來RUN    X/ Q7 g8 p2 \" V* ~# m# h. g
# E: F* _. T  _8 A
不知是不是操作上有誤  ,是的話麻煩糾正   謝謝喔^^
28#
發表於 2007-10-1 22:30:11 | 只看該作者
將電路 netlist只留下
* `5 y9 P% ?) H, }  }' ]' `% J/ t* Main circuit: INV  H  a9 X) _# X/ }
M1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u
! S# `: c2 L0 r$ [+ ?. zM2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u& c2 S) \: b6 }3 }, p
* End of main circuit: INV
0 m# G: N) k7 S1 g- N$ X8 N* _
layout刪除/ k- p4 l% T, a
.include 'ml2_125.md'
29#
發表於 2007-10-2 23:35:46 | 只看該作者
正開始學這個程式. X: a% H+ B! ?7 x
目前還不知道要怎麼用
3 r! p% V# a, D6 x3 r希望這個教材有用
30#
發表於 2007-10-2 23:53:07 | 只看該作者
謝謝m851055的協助^^9 Z4 }3 T8 X7 u- l* u. C) o' O/ Y1 [7 n
小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!8 r  t9 A& ]: f+ O* t1 O
小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永瑞一本,終於學會第2套tools基本的使用,同時L-EDIT 中跑DRC的design rule 說明的很清楚 那邊的材質有什麼佈局上的錯誤,目前就僅差在LVS錯誤訊息不太會看!
1 O' s) ?- q5 e4 I' H4 Y
9 k" k- q  J1 W) N7 O; _學了2套tools後 ,想對樓上的黑天使說,tanner tools 真的對初學者很容易學習,只要你先了解書中介紹的s-edit及L-EDIT的檔案架構先,接著再照台科大教科書操作  很快就能了解 整過流程!4 G6 z% z& F; M3 K: q: o5 I" {/ }+ h
因為tanner tools的教科書 其實寫的很齊全,但反而身為主流之一的cadence tools卻只有唐經洲一本繁體教科書有教實機操作過程,而趙敦華的寫的很簡略!
5 O3 i9 u* i$ \9 l/ E% i
. b& d$ J3 W0 X  T1 W, S小妹僅希望 會有作者願意像tanner tools的作者一樣  肯寫本更詳盡的繁體書,甚至介紹cadence 的command file如何撰寫,這樣大家不就可以像學tanner 一樣 邊自修邊問人嗎^^
$ u; O! X% i: C$ {# K- H' E. q唐博士的繁體書已算是初學者內心必讀聖經  貢獻良多,希望還有第2本以上初學者聖經 ><! X: l% I- ^  Y7 x  U5 M! M/ B
大家就不用花錢特地去培訓....
31#
發表於 2007-10-12 09:43:47 | 只看該作者
Hi,+ Y$ N3 N) u+ {* e# r9 G4 T

) O1 ^. Y% j. J% {6 a5 cCIC有出一tanner的pdf檔,檔案名稱為:Full-Custom IC Design Flow for PC (Tanner)
32#
發表於 2007-10-13 23:14:17 | 只看該作者
我是一個LAYOUT的菜鳥......% z. Z5 C5 o& Y7 u7 O4 ^
1 ^) q4 m, H# E. v; a+ l# |( _
謝謝各位學長們的資料了" \5 \9 k( l$ \4 S, }
3 |' U# K& \/ ~7 A" J/ S% Z9 V
謝謝
33#
發表於 2007-10-15 10:12:09 | 只看該作者
m851055大大
7 u) {" m3 Z& @2 n0 I3 v請問一下 不知為何跑T-SPICE 按下RUN鍵後卻出現錯誤訊息:
4 f) j, Q0 o/ z5 x3 j& Mcould not run simulation.
( E$ L" r% H1 c% i5 c0 Q! dplease check your  dependencies.0 Y+ T1 }1 H4 Y. o, i8 a
然後出現過一次後下次再按run 之後皆沒跑模擬的訊息,最下方的狀態列中 該檔案的status顯示( v0 o) {$ ~) S
queued 的狀態。$ s& ]: c( H! R9 {
不知是那裡有問題  跑T-SPICE時都直接出現queued 的狀態 ,過程中並沒跑SPICE的訊息
7 g5 Q  `( c% O+ P$ Y" p' |: ^; d
7 p3 l7 s3 o- r6 w4 l0 P麻煩有空時 能回答一下嗎   謝謝唷^^
34#
發表於 2007-10-15 12:03:47 | 只看該作者
抱歉 已解決了!8 ?/ T( [/ ^' G' I) u8 q" x; z
僅是小妹在T-SPICE 環境設定上的錯誤 才發生此問題!  不打擾大大了 謝謝^^
35#
發表於 2007-10-15 23:34:27 | 只看該作者
完全不懂大大說什麼~~來看看網頁在澆些什麼~~感謝大大的分享
36#
發表於 2007-10-16 06:24:25 | 只看該作者
小妹想請教一下 關於T-SPICE   使用 POWER的量測 設定上不是要設電源名稱和量測的起始、終止時間嗎?6 n# d8 m6 J% E3 f/ g+ K
但小妹下指令如下:
$ C& w6 w3 c8 W.power  vdd 0ns  100ns
) C# n7 `1 s! f* }" Q跑完後並沒量測power的訊息,小妹是想請教 電源名稱 那邊是怎設定的?書上只是大略帶過說輸入名稱和時間罷了耶!' v. f' R, z2 |! L& I& d6 _7 Z' a
麻煩 大大們 有空的話 請說明一下 謝謝唷^^
37#
發表於 2007-10-16 22:00:20 | 只看該作者

回復 36# 的帖子

.power vdd Gnd 5.01 \6 A+ X/ f' [2 n% W# x; ]
5 o* E, w( n6 e/ y
vdd需和電路中之電源名稱相同4 K/ W! x6 Z, b  Q- w! D
3 d+ G4 V4 Q* p' d, @, W- O2 ?8 j
電源一般就如上列所是就可以了
6 m% G3 U( t6 S: t5 k
# f: ~. c2 \' C[ 本帖最後由 m851055 於 2007-10-16 10:22 PM 編輯 ]
38#
發表於 2007-10-23 20:35:04 | 只看該作者
不好意思喔^^
. M' J6 o7 I/ B不知可否 請問一下  tanner tools 使用L-EDIT 採用UMC 0.5um製程的範例檔案是什麼檔名?因為學校要等到明年才會開課教L-EDIT 而小妹之前從台科大的教科書中 開啟新的L-EDIT檔案並作基本設定  所套入的範例檔案之設定 乃是2um製程的,因為我看裡面設計規則poly最小寬度為2um。 小妹想請問一下試用版的 裡面有UMC 0.5UM製程的範例檔案   讓你能載入它的製程來進行0.5UM 佈局嗎? " J6 H) }  @7 F
如果各位先進們或是學校正好使用UMC 0.5UM製程的學生們 可以的話麻煩 告知一下好嗎 謝謝唷^^   (老師跟本不說 都說等到下學期開課時就會教你,明年就畢業了 實際上課才3個月)
39#
發表於 2007-10-23 21:41:38 | 只看該作者
我前一陣子也在找這類的書…1 R6 |/ Y* n% {
圖書館應該會有吧~~可以去找找看!
40#
發表於 2007-11-29 11:41:16 | 只看該作者
原帖由 君婷 於 2007-10-2 11:53 PM 發表 / E8 L$ N/ r0 E7 a
謝謝m851055的協助^^8 ~* Q0 f, c8 b) z; f
小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!& Y; p( u" v8 j; z( M9 _/ P
小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永 ...

, [$ Y9 B! Z7 L5 x* K5 w+ ^# c% ?% l+ F
應該是Cadence 以及Laker等大軟體
! D$ k0 g. x% X0 t. \一般人無法取得個人的license吧XDDD, }1 T( U: u- u+ F7 G- G" x
也就少人寫了# A( E# l+ ?2 b' }3 E7 y
而學校自己都會有人在training,所以囉~* ~3 s. U# v/ B% N& K+ l6 s: ~+ R
書的能見度就相對的減少~
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-15 10:28 PM , Processed in 0.137017 second(s), 15 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表