Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: ywliaob
打印 上一主題 下一主題

[問題求助] 請問一下有關Tanner的教材

  [複製鏈接]
21#
發表於 2007-9-27 23:25:51 | 只看該作者
問題終於解決囉且畫完一個DRC通過的反相器,真的非常謝謝 大大您^^
5 f; x- x& H4 G$ R: |4 l% h畫的過程中也了解錯誤訊息表達的意思,cadence  tools 畫完layout再跑calibre的DRC 其錯誤訊息 反而只能看懂部份文字而已,這一點反而 L-EDIT   DRC較容易理解  合適初學者 捏><1 {6 ~: w0 G/ V/ f
另外因為小妹是從大陸網站下載軟體地,所以那些說明檔全沒附給我.... 無法看說明。
" e+ E7 }: `7 T8 @+ V" b所以當然也沒有T-SPICE的說明檔,而小妹自已借台科大 出版社的書來研究,只是裡面對於power 的測量並沒寫清楚怎設 捏?  power有2項參數設定; 1項是輸入要測量的時間、1項是提供電源名稱。
; N. H, K6 _* R+ n( T但"電源名稱  "  小妹實在不知怎設 ...  跑spice一直  這項指令錯誤, 我看台科大及謝永瑞的書都沒寫清楚怎設捏.....3 ~# g; p6 m/ t  R  [* e- U5 T  a
至於廖預評的書 暫時借不到,所以能麻煩大大  有空時 再回答 這點好嗎  謝謝你囉^^
22#
發表於 2007-9-28 04:58:20 | 只看該作者
謝謝你~~去望逛看什麼網站~~~~  ^^
23#
發表於 2007-9-28 10:51:34 | 只看該作者
小妹對於lvs使用上也有問題想請教,因為出現錯誤訊息 不知為何無法跑!
& s. Z/ x! w1 {1 B+ Q' M4 C訊息:the file is binary,LVS can not perfrom iteration( t: F5 B; d) q5 T- Z$ \/ P( Y
-----------------------
( e+ d0 t5 w, t/ k不懂為何說我檔案是2進制檔不能重覆執行.....
8 T/ I* H7 O- B$ G* U" L9 U5 g0 g我在LVS Setup 設定畫面中0 y; i) Y; F, r2 i; {7 I  E4 B
layout netlist項: 選擇 .spc檔(佈局後轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住)
6 o; v) ^6 K7 P8 v. s
: d% z- t6 P) Wschematic netlist項:.sp(L-EDIT轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住)+ X- d; |, I2 D

' H5 e1 w0 C" J2 c1 C; y: goutput file項:就隨意選擇1個存放目錄 自已命名 要儲存的結果檔名 .out
0 Y& A+ A0 s6 n4 L: e----------------------------------------; u/ u- E3 f5 f+ H" [
然後跑LVS 則出現如此錯誤訊息  不知為何?# b3 d+ v5 o4 N2 m
我也試過將模型檔案  和.sp  及 .spc  三個檔案複制到  LVS目錄 避免LVS執行時找不到file  但也沒用!
% k  J/ ~7 }6 }! O. n9 z. G# p所以能麻煩有大大  可否告知我 這是什麼原因  謝謝唷^^# i) v7 Q) O- T/ @
因為我大略只剩LVS 還不會使用 ^^
24#
發表於 2007-9-29 21:00:45 | 只看該作者

回復 21# 23#的帖子

把相關command and netlist貼上來,幫你看...
0 ?- W4 [3 P+ Q1 a
" M, C% N& c$ U[ 本帖最後由 m851055 於 2007-9-29 09:01 PM 編輯 ]
25#
發表於 2007-9-29 22:34:21 | 只看該作者
謝謝!' W' L7 k6 O* a8 x0 g( Q
我的S-EDIT轉出的netlist檔名為INV.sp     ;     大寫檔名+ Z  f! |* k$ ]8 M: S; [  ^5 {$ b4 ?
        L-EDIT轉出的檔名為inv.spc ;  小寫檔名! I- [: j: M7 c, [  N
2個檔案存放位置在LVS資料夾下;3 G  H- U: ^+ j" [1 C
INV.sp   netlist及我加入的command如下:-----------------------------------------------------! s) u: e# s6 a% ]0 ^7 s' d
* SPICE netlist written by S-Edit Win32 7.03
* D) A5 V) T8 [. v0 G9 w* Written on Sep 29, 2007 at 22:01:15
  q* V- b/ g1 Z* c1 G7 p) \) s
. }  q% W" W. m6 X7 C. n; z* Waveform probing commands
2 w4 h- a' J: D3 I5 J.probe
; q5 u4 V6 o* r- s.probe noise dn(*,TOT)) D2 U4 Q% o' P; V  w
.acmodel {*}  b) X% O9 S% {4 k% c) A! D
.options probefilename="C:\Documents and Settings\Administrator\桌面\tanner完整版\TSpice70\INV.dat"* @7 C9 g( D3 `% B. V* K* |
+ probesdbfile="C:\Documents and Settings\Administrator\桌面\tanner完整版\S-Edit\59513042\基本閘.sdb"
/ |1 u" n/ [, H- f% Q  Y+ probetopmodule="INV"- i- P1 J( f0 [. p
.include 'ml2_125.md'0 I. z0 Y, ]( K, {* [: F

( b! Q" o, {+ Q3 p9 p( @8 U* Main circuit: INV4 k1 ~: N' v; t8 \$ P+ E! p, y" ^: D
M1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u
! }% y9 X" s* TM2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u7 B$ _+ m% F0 \! W3 _
* End of main circuit: INV
  X% y, [3 i3 ~* B; e----------------------------------------------
6 s& l9 @9 {) H( Z- G! k0 j  k我只在裡面加入.include 'ml2_125.md'         這一行令命而已 。4 z9 Z' R8 R; ~7 p! @4 F8 M
  U3 b. m$ M+ u/ u1 @' A8 B
inv.spc  netlist及所加入的command如下:------------------------------------------------5 G' C8 e0 P6 h& j
* Circuit Extracted by Tanner Research's L-Edit Version 9.00 / Extract Version 9.00 ;; L5 n5 G0 v, Q, k" N9 l! U0 ]7 c
* TDB File:  C:\Documents and Settings\Administrator\桌面\tanner完整版\LEdit90\59513042\基本閘.tdb
; T; b. L- |) M& I) t1 l5 O* Cell:  inv        Version 1.15
. S6 j! |+ N+ o. e* Extract Definition File:  ..\Samples\SPR\example1\lights.ext
/ b8 r& |7 k5 n  Z  d6 Z  J* Extract Date and Time:  09/29/2007 - 21:592 ~* B7 [* d: |5 \1 J7 X+ F$ O

1 O9 L( Z8 M. g* J1 s* `* Warning:  Layers with Unassigned AREA Capacitance.
3 j9 d* Q' Y5 U: ?2 J3 H) S6 `3 q*   < Base Resistor ID>
5 p% {' P- c. z3 U4 Z0 d5 p: T*   < Diff Resistor ID>8 s. S% c2 [  T2 M! I+ c  N0 r
*   <N Diff Resistor ID>
/ ~. k! b$ t0 o8 a*   <oly2 Resistor ID>
( w+ J. j7 U: D+ A9 Y" V0 L*   <oly Resistor ID>
$ |5 U( r; \: H3 u: E) @% N*   <MOS Capacitor ID>, l, F5 v$ @9 }
*   <NMOS Capacitor ID>
8 V5 c) j. P# p1 \  h*   <N Well Resistor ID>; Y0 E) ?: W- x5 |
* Warning:  Layers with Unassigned FRINGE Capacitance.
- K  A: {- l) ?*   < Base Resistor ID>
# Z0 d" Y+ Z* L- j7 \* F6 F9 X*   < Diff Resistor ID>* {7 U  B6 N0 z( u
*   <N Diff Resistor ID>
# v3 u# j/ {$ K& Q6 u/ y3 t' o*   <oly2 Resistor ID>! ?9 S' Z' d! h. W2 y
*   <oly Resistor ID>$ w$ b* @0 i  q8 Z3 V% ^. J
*   <MOS Capacitor ID>& {3 \4 a8 I1 ~8 X: G3 _5 B4 n
*   <NMOS Capacitor ID>
! s7 G0 }9 v: V. V0 u; X5 K*   <oly1-Poly2 Capacitor ID>
7 |# n5 D# M! }2 O4 Z*   <ad Comment>1 q7 W5 k8 v7 d8 l. U
*   <N Well Resistor ID>" b5 O/ M3 [# C! ]- A
* Warning:  Layers with Zero Resistance.+ O, ?" \4 `6 h6 q
*   < Base Resistor ID>
* J- ?- s( T* ]7 g1 b*   <MOS Capacitor ID>7 {3 o( @1 J: J2 ^1 X) a' ^+ Z- C- U8 j
*   <NMOS Capacitor ID>
% u8 w0 d7 [' h1 ~- x" B*   <oly1-Poly2 Capacitor ID>
  K8 W$ D3 n0 {$ }% ^*   <ad Comment>7 y/ K7 B( ~3 z/ _# J

+ o% @' G5 N+ @. A* NODE NAME ALIASES
& F1 W: Z* j: ^*       1 = A (4.5,-6)) Z+ g, s4 h% `$ E+ x
*       2 = Y (17,-5.5)1 u- I" t  V, `7 Y
*       3 = GND (21,-23.5)
% [9 f) ]2 I! ]$ @# r+ }: _2 G*       4 = VDD (21,17)
( E% f9 F. i, g# x+ t
7 n4 T# r: E- t' q- {2 v.include 'ml2_125.md'
* N$ l; C# V& n; s  t: XM1 Y A VDD VDD PMOS L=2u W=9u
( ]" c. A" P  D. P+ s* M1 DRAIN GATE SOURCE BULK (14 1 16 10)
$ c& l. p  F5 x# WM2 Y A GND GND NMOS L=2u W=5u
( S* o, P2 f- F; z5 i, D$ o* M2 DRAIN GATE SOURCE BULK (14 -14 16 -9)
; F- O" j; n8 I" [2 B0 m8 J
/ {$ K" Z3 `, W6 Y6 V6 F) e( D& ]* Total Nodes: 4; f7 ]5 t+ h0 g0 ]/ C& g* f' }+ i
* Total Elements: 2
: r$ g/ c" e# |* @5 Q  O( i: n* Total Number of Shorted Elements not written to the SPICE file: 0' k- K, v4 E9 k) x) O( @
* Extract Elapsed Time: 0 seconds
# U" u; a9 d2 M  w8 b& M6 |- ]/ _.END
" O8 J( Q8 N2 S) S----------------------------------------------
: ?( |4 i$ @: z0 J1 j! q我也只加入.include 'ml2_125.md'  這行命令而已9 `4 X$ K5 r, U
- d0 X' R) z, |; p% R+ l9 F
( \2 x" ?4 ~, f; w# \
麻煩大大有空時 看一下唷   ,在此先謝謝您^^
: V4 k7 {5 i9 p1 R6 q- l& c' @% E6 d  c
[ 本帖最後由 君婷 於 2007-9-29 10:36 PM 編輯 ]
26#
發表於 2007-9-30 08:06:57 | 只看該作者
schematic change for # S+ {/ U! S+ \$ _
* Main circuit: INV
2 B$ Q' e# o% `: XM1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u + I2 C& `2 k, V% B  e
M2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u
. ]9 W: {  l5 c* G0 x0 ~. I- a+ W* End of main circuit: INV
) X4 e; M$ A8 h) z1 n  z& Z5 k" M0 i. G) c, x2 K: ]
layout command .include 'ml2_125.md' delete
27#
發表於 2007-9-30 23:31:52 | 只看該作者
您好 / `+ z0 B4 k$ N' \' F
您是指schematic轉出的netlist 檔中  ,其中加入的.include 'ml2_125.md' delete 還要再加delete 指令,而我試過沒有空格開來 都仍一樣錯誤訊息無法跑。
9 M2 x8 d6 S" b/ l我現在不知是不是自已跑LVS有設定上的錯誤,我操作方法如下:
0 ?& q$ N5 g  j  h
! j4 W: H+ x7 j( l7 ]' x開啟新檔、LVS setup,在input畫面中的layout netlist選項  選擇inv.spc
' v# H* x* w) M6 B4 @$ Z4 e                                                               schematic netlist選項  選擇INV.sp% V4 p5 i# W- w
                                           在output畫面中output file選項打勾並輸入要轉出檔案的存放路5 H9 s/ f$ H" x4 p
                                                                                                                          徑與檔名     .out- x* e5 T/ w9 B  z3 D

9 E0 @0 d0 n- K# D- K& B                                            overwrite  existing  output   files 也打勾
0 x) ~1 T0 }" i, d5 Q# M最後直接執行F5 來RUN  
  m3 a9 ]! \7 y3 @9 n& P. `) v6 }0 I
6 ^4 n/ W, Q0 g+ y不知是不是操作上有誤  ,是的話麻煩糾正   謝謝喔^^
28#
發表於 2007-10-1 22:30:11 | 只看該作者
將電路 netlist只留下
8 r- d; z% w, a  ]: t4 ?; o* Main circuit: INV7 W* K- Y0 o7 ~6 E; H4 n: v
M1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u / V: N: n% ~( `; T4 a" F. ?& M
M2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u
" R4 u- I; t) j8 S+ P: e8 E4 m* End of main circuit: INV: t; H# d# ~9 ]4 }/ T
) Y9 E* _3 M6 r: y1 z
layout刪除
$ z6 i2 }, F4 I6 |  ~ .include 'ml2_125.md'
29#
發表於 2007-10-2 23:35:46 | 只看該作者
正開始學這個程式
4 x2 X2 d9 Y' S0 u1 @目前還不知道要怎麼用
, ~( n! D( F& L/ i; b6 g5 Q; ^8 }希望這個教材有用
30#
發表於 2007-10-2 23:53:07 | 只看該作者
謝謝m851055的協助^^; g& L3 f; K- [) t5 g
小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!6 D4 [+ K' |) z) X5 G2 B
小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永瑞一本,終於學會第2套tools基本的使用,同時L-EDIT 中跑DRC的design rule 說明的很清楚 那邊的材質有什麼佈局上的錯誤,目前就僅差在LVS錯誤訊息不太會看!
, _7 W0 R/ [) R* Q$ x1 h8 s4 s7 m5 E
學了2套tools後 ,想對樓上的黑天使說,tanner tools 真的對初學者很容易學習,只要你先了解書中介紹的s-edit及L-EDIT的檔案架構先,接著再照台科大教科書操作  很快就能了解 整過流程!
) M, C; B" J- N+ w, o/ X0 R因為tanner tools的教科書 其實寫的很齊全,但反而身為主流之一的cadence tools卻只有唐經洲一本繁體教科書有教實機操作過程,而趙敦華的寫的很簡略!
$ ~& ?, M& i* Z: D& K2 F/ a$ Y  C$ |' ~, P) R. r0 s
小妹僅希望 會有作者願意像tanner tools的作者一樣  肯寫本更詳盡的繁體書,甚至介紹cadence 的command file如何撰寫,這樣大家不就可以像學tanner 一樣 邊自修邊問人嗎^^1 r- s4 W+ [9 V$ Z/ ?
唐博士的繁體書已算是初學者內心必讀聖經  貢獻良多,希望還有第2本以上初學者聖經 ><  ?2 T9 Z+ j5 G3 B$ t1 G7 w
大家就不用花錢特地去培訓....
31#
發表於 2007-10-12 09:43:47 | 只看該作者
Hi,, q. C! v& [0 g3 _2 _+ Q9 T8 A3 X
! o8 t/ Z/ h$ K- c6 m1 _
CIC有出一tanner的pdf檔,檔案名稱為:Full-Custom IC Design Flow for PC (Tanner)
32#
發表於 2007-10-13 23:14:17 | 只看該作者
我是一個LAYOUT的菜鳥......
0 }6 C) q$ O3 o/ o8 P/ D
1 V; E9 M1 L9 u1 k# h% _3 D謝謝各位學長們的資料了
; S" i  T0 S; `! T; P: y: ]* y2 i. W2 ^4 T. b. z2 J8 l  h7 X' {' Q
謝謝
33#
發表於 2007-10-15 10:12:09 | 只看該作者
m851055大大$ _& @3 j+ e; z# h
請問一下 不知為何跑T-SPICE 按下RUN鍵後卻出現錯誤訊息:/ u/ L, b! y( B1 ?+ `
could not run simulation.
7 M- h6 Q1 e) j% K/ d* x7 e" {please check your  dependencies.
% a$ G7 `: f% F然後出現過一次後下次再按run 之後皆沒跑模擬的訊息,最下方的狀態列中 該檔案的status顯示1 n% d6 n. `7 n) {2 Z
queued 的狀態。
9 I4 t4 b6 P' B2 {2 `: ^不知是那裡有問題  跑T-SPICE時都直接出現queued 的狀態 ,過程中並沒跑SPICE的訊息
& z+ [5 D9 @% h; C+ t. l, l& P* G# K' n) s5 ~
麻煩有空時 能回答一下嗎   謝謝唷^^
34#
發表於 2007-10-15 12:03:47 | 只看該作者
抱歉 已解決了!5 ^' G. g8 O& f; X* f' e! w  a5 k
僅是小妹在T-SPICE 環境設定上的錯誤 才發生此問題!  不打擾大大了 謝謝^^
35#
發表於 2007-10-15 23:34:27 | 只看該作者
完全不懂大大說什麼~~來看看網頁在澆些什麼~~感謝大大的分享
36#
發表於 2007-10-16 06:24:25 | 只看該作者
小妹想請教一下 關於T-SPICE   使用 POWER的量測 設定上不是要設電源名稱和量測的起始、終止時間嗎?6 [3 x7 n1 j' [  K& G- s. E
但小妹下指令如下:7 L0 _/ E* E. }
.power  vdd 0ns  100ns  L) k" o5 c8 t! d/ K" @/ o
跑完後並沒量測power的訊息,小妹是想請教 電源名稱 那邊是怎設定的?書上只是大略帶過說輸入名稱和時間罷了耶!
9 k8 b4 L0 t- Y; F9 h麻煩 大大們 有空的話 請說明一下 謝謝唷^^
37#
發表於 2007-10-16 22:00:20 | 只看該作者

回復 36# 的帖子

.power vdd Gnd 5.07 R% M. B4 w% s! ~( t- L

' E2 B+ Z+ C; q8 b/ S: J" Pvdd需和電路中之電源名稱相同9 ~" A% r/ H6 y- m# D. R6 q8 _' ]* t% ~
6 ^1 @1 P1 G9 S* o) G6 S
電源一般就如上列所是就可以了
/ ]$ B7 q+ g- ]1 W2 J9 |( G) Y3 V5 C7 X4 T3 G5 ~$ Q& l2 j
[ 本帖最後由 m851055 於 2007-10-16 10:22 PM 編輯 ]
38#
發表於 2007-10-23 20:35:04 | 只看該作者
不好意思喔^^
  K& A- b! Q# q+ y: V9 u不知可否 請問一下  tanner tools 使用L-EDIT 採用UMC 0.5um製程的範例檔案是什麼檔名?因為學校要等到明年才會開課教L-EDIT 而小妹之前從台科大的教科書中 開啟新的L-EDIT檔案並作基本設定  所套入的範例檔案之設定 乃是2um製程的,因為我看裡面設計規則poly最小寬度為2um。 小妹想請問一下試用版的 裡面有UMC 0.5UM製程的範例檔案   讓你能載入它的製程來進行0.5UM 佈局嗎?
2 ^* f- ]! ~9 c4 P# l如果各位先進們或是學校正好使用UMC 0.5UM製程的學生們 可以的話麻煩 告知一下好嗎 謝謝唷^^   (老師跟本不說 都說等到下學期開課時就會教你,明年就畢業了 實際上課才3個月)
39#
發表於 2007-10-23 21:41:38 | 只看該作者
我前一陣子也在找這類的書…
8 j$ b# R4 H2 d, Q) i1 D圖書館應該會有吧~~可以去找找看!
40#
發表於 2007-11-29 11:41:16 | 只看該作者
原帖由 君婷 於 2007-10-2 11:53 PM 發表
2 e4 R2 J& i7 w# O: h' N6 }謝謝m851055的協助^^; e0 a' K3 I9 b8 f  Y) Q: c# ?
小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!
$ K. r/ E# W; M5 j9 w# c# g小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永 ...
/ ^; y- S. D) n- A) J+ Q5 V) _8 \
6 P$ m! h  T, n3 W: J* z5 S
應該是Cadence 以及Laker等大軟體
# s% H7 C8 ~5 O% K& u一般人無法取得個人的license吧XDDD
/ Z$ T- y, ~) Z也就少人寫了
! ~* k( N3 R2 z$ K- k- E而學校自己都會有人在training,所以囉~
# s5 ]+ N" ^$ e; m) C9 @書的能見度就相對的減少~
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-3 08:46 PM , Processed in 0.139517 second(s), 15 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表